AD7714
AD7714-3–SPECIFICATIONS
（ AV
f
= 2.4576兆赫，除非另有说明。所有规格牛逼
CLK IN
= +3.3 V， DV
DD
= + 3.3V ， REF IN （ + ） = + 1.25V ; REF IN （ - ） = AGND ;
民
给T
最大
除非另有说明）。
DD
参数
静态性能
无失码
一个版本
24
22
18
15
12
见表I至IV
±
0.0015
见注2
0.4
0.1
见注2
0.4
0.1
见注2
0.4
0.1
见注2
0.2
±
0.003
1
0.6
90
100
100
150
150
AGND至AV
DD
AGND - 30 mV的
AV
DD
+ 30毫伏
AGND + 50毫伏
AV
DD
– 1.5 V
1
7
0〜 + V
REF
/ GAIN
11
±
V
REF
/ GAIN
收益
×
f
CLK IN
/64
f
CLK IN
/8
+1.25
f
CLK IN
/64
±
10
0.4
2.0
0.4
2.5
0.4
DV
DD
– 0.6
±
10
9
二进制
偏移二进制码
单位
比特分
比特分
比特分
比特分
比特分
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
μV/°C
典型值
PPM的FSR /°C的典型值
％ FSR最大的
μV/°C
典型值
μV/°C
典型值
分贝分钟
分贝分钟
分贝分钟
分贝分钟
分贝分钟
V MIN到V最大
V分钟
V最大
V分钟
V最大
nA的最大
pF的最大
喃
喃
条件/评论
通过设计保证。双极模式。对于滤波器陷波
≤
60赫兹
对于滤波器陷波= 100赫兹
对于滤波器陷波= 250赫兹
对于滤波器陷波= 500赫兹
对于滤波器陷波= 1千赫
取决于滤波截止和增益选择
滤波器陷波
≤
60赫兹
了1个，2个，4个增益
对于收益8 ， 16 ， 32 ， 64 ， 128
了1个，2个，4个增益
对于收益8 ， 16 ， 32 ， 64 ， 128
了1个，2个，4个增益
对于收益8 ， 16 ， 32 ， 64 ， 128
通常
±
0.0004%
了1个，2个，4个增益
对于收益8 ， 16 ， 32 ， 64 ， 128
规格为AIN和REF IN ，除非另有说明
在DC 。通常情况下102分贝。
对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，
±
0.02
×
对于10赫兹， 30赫兹， 60赫兹的滤波器陷波，
±
0.02
×
对于10赫兹， 25赫兹， 50赫兹的滤波器陷波，
±
0.02
×
对于10赫兹， 30赫兹， 60赫兹的滤波器陷波，
±
0.02
×
AIN缓冲= 0和REF IN
AIN缓冲= 0和REF IN
BUFFER = 1
输出噪声
积分非线性
单极性偏移误差
单极性偏移漂移
3
双极性零误差
双极性零点漂移
3
正满量程误差
4
满量程漂移
3, 5
增益误差
6
增益漂移
3, 7
双极负满量程误差
双极负满量程漂移
3
模拟输入/基准输入
输入共模抑制（ CMR ）
普通模式50 Hz抑制
8
普通模式60 Hz抑制
8
共模50 Hz抑制
8
共模60 Hz抑制
8
共模电压范围
9
绝对AIN / REF IN电压
9
绝对/共模电压AIN
9
AIN输入电流
8
AIN采样电容
8
AIN差分电压范围
10
AIN输入采样率，女
S
REF IN （ + ） - REF IN （ - ）电压
REF IN输入采样速率，女
S
逻辑输入
输入电流
所有的输入，除了MCLK IN
V
INL
，输入低电压
V
INH
，输入高电压
MCLK IN的
V
INL
，输入低电压
V
INH
，输入高电压
逻辑输出（包括MCLK OUT ）
V
OL
，输出低电压
V
OH
，输出电压高
浮态泄漏电流
浮态输出电容
13
数据输出编码
f
缺口
f
缺口
f
缺口
f
缺口
V NOM
单极性输入范围（B / U过滤位高位寄存器= 1 ）
双极输入范围（B / U过滤位高位寄存器= 0 ）
了1个，2个，4个增益
对于收益8 ， 16 ， 32 ， 64 ， 128
±
对于指定的性能1 ％ 。部分功能与
低V
REF
µA
最大
V最大
V分钟
V最大
V分钟
V最大
V分钟
µA
最大
pF的典型值
I
SINK
= 100
µA
除MCLK OUT
12
I
来源
= 100
µA
除MCLK OUT
12
单极性模式
双极性模式
笔记
7
增益误差漂移不包括单极性偏移漂移/双极性零点漂移。它是有效的组成部分的漂移，如果零刻度校准只进行为的是与壳体
后台校准。
8
这些数字被设计和/或特性保证。
9
适用的设置在输入对的共模电压范围的绝对输入电压规范被遵守。
10
在模拟输入端的输入电压范围相对于它的差分或伪差分对的相应负输入电压给出。见表七
对于这些形式的输入差分对。
11
V
REF
= REF IN （ + ） - REF IN （ - ） 。
12
这些逻辑输出电平适用于仅当它被装入一个单一的CMOS负载的MCLK OUT输出。
13
在+ 25 ° C样品测试，以确保合规性。
14
见倦怠当前部分。
版本C
–3–
AD [ ANALOG DEVICES ]
