AD7710
引脚功能描述
针助记符
1
SCLK
功能
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
串行时钟。逻辑输入/输出取决于MODE引脚的状态。当模式为高时，
设备是在它的自计时模式和SCLK引脚提供一个串行时钟输出。这SCLK变
时有效
RFS
or
TFS
变低，它变为高阻时，无论
RFS
or
TFS
返回高电平或当
在设备完成一个输出字的传输。当模式为低时，该装置是在其外部
计时模式和SCLK引脚作为输入。此输入串行时钟可以是与所有连续的时钟
在连续的脉冲串中传输的数据。或者，它可以与一个非连续时钟
信息被在数据的小批量传送到AD7710 。
MCLK IN
主时钟信号的设备。这可以以晶体或外部时钟的形式来提供。晶体
可以在整个MCLK IN和MCLK OUT引脚连接。可替换地， MCLK IN引脚可被驱动以
一个CMOS兼容的时钟和MCLK OUT悬空。时钟输入频率为标称
10兆赫。
MCLK OUT当主时钟设备是一个晶体，该晶体之间连接的MCLK IN和MCLK
出。
A0
地址输入。与此输入低电平，读取和写入器件的控制寄存器。与此
投入高，访问是要么数据寄存器或校准寄存器。
SYNC
逻辑输入使用次数AD7710s的时，允许对所述数字滤波器的同步。它重置
数字滤波器的节点。
模式
逻辑输入。当此管脚为高时，该装置是在其自计时模式;与此引脚为低电平时，器件处于
其外部时钟模式。
AIN1(+)
可编程增益差分模拟输入的模拟输入通道1正输入。在AIN1 （ + ）
输入端连接到输出电流源，它可用于检查的外部换能器具有
烧坏或消失开路。这个输出电流源可通过控制寄存器进行接通/断开。
AIN1(–)
可编程增益差分模拟输入的模拟输入通道1负输入。
AIN2(+)
可编程增益差分模拟输入的模拟输入通道2的正输入端。
AIN2(–)
可编程增益差分模拟输入的模拟输入通道2负输入。
模拟负电源， 0 V至-5 V.与AGND相连的单电源工作。在输入电压
V
SS
AIN1或AIN2不应该> 30 mV的负WRT V
SS
该设备的正确操作。
模拟正电源电压，+ 5 V至+10 V.
AV
DD
输入偏置电压。该输入电压应设置使得V
BIAS
+ 0.85
×
V
REF
＆ LT ; AV
DD
和V
BIAS
–
V
BIAS
0.85
×
V
REF
＆ GT ; V
SS
其中，V
REF
为REF IN （ + ） - REF IN （ - ） 。理想情况下，这应该是的中间绑
AV
DD
和V
SS
。因此，与AV
DD
= +5 V和V
SS
= 0 V ，它可连接到REF OUT ;带AV
DD
= +5 V
和V
SS
= -5V ，它可连接到AGND ，同时与AV
DD
= 10 V，它可连接到+5 V.
REF IN （ - ）
参考输入。在REF IN （ - ）可位于AV间
DD
和V
SS
提供REF IN （ + ）大
比REF IN （ - ） 。
REF IN （ + ）
参考输入。基准输入是差分提供了REF IN （ + ）大于REF IN （ - ） 。
REF IN （ + ）可位于AV间
DD
和V
SS
.
REF OUT
参考输出。内部+ 2.5V基准，在此引脚提供。这是一个单端输出该
被称为AGND 。它是一个缓冲输出，其能够提供1毫安到外部负载的。
补偿电流输出。一个20
µA
恒定的电流在该引脚提供。该电流可被用
I
OUT
与外部热敏电阻协会提供的热电偶应用的冷端补偿。
此电流可通过控制寄存器来开启或关闭。
AGND
接地参考点的模拟电路。
牧师˚F
–7–
AD [ ANALOG DEVICES ]
