AD660
输出稳定和干扰
数字电路细节
该AD660的输出缓冲放大器通常稳定到内
在8其最终值的0.0008 ％FS （1/2 LSB）的
µs
为全面
步骤。图7a和7b示出沉降的满量程和一个LSB的
步，分别以2 kΩ的1000 pF负载应用。该瓜尔
及担最大的建立时间，在+ 25 ℃下进行全面的步骤是
13
µs
与此负载。典型的稳定时间为1 LSB的步骤是
2.5
µs.
数字 - 模拟毛刺脉冲被指定为15 nV-s表示典型
CAL 。图7c显示了典型的毛刺脉冲特性
代码011 。 。 。 111〜 100 。 。 。装载时000转型
第二级寄存器从第一级寄存器。
600
+10
伏
该AD660有几个“双重用途”的引脚，允许灵活的OP-
同时保持尽可能低引脚数和反对关合作
sequently最小的封装尺寸。用户，因此，应
申请时请注意以下信息
该AD660 。
数据可以被加载到AD660以串行或字节模式
如下所述。
串行模式操作
通过使使能
SER
（引脚17 ）
低。这改变DB0 （引脚12 ）的函数，该函数的
串行输入引脚SIN 。它也改变DB1的功能（引脚
11）的控制输入端，它告诉AD660是否串行
数据将要被加载的MSB或
最低位
科幻RST 。
在串行模式
HBE
和
LBE
除了有效地禁用
LBE的
双重的作用，即用于控制是否在用户的意愿
具有异步清零功能去单极性或连接双极
LAR为零。 （A低
LBE ，
当
CLR
被选通，发送DAC
输出单极性零，高到双极性零。 ）的AD660
不关心HBE时，在串行模式下的状态。
数据锁存到输入寄存器上的上升沿
CS
如在图1b中所示。然后，这个数据驻留在第一级
锁存器及可通过取LDAC加载到DAC锁存器
高。这将导致在DAC改变到适当的输出
把价值。
但是应当注意的是，清除功能清除DAC锁存器
但不清除第一级锁存器。因此，该数据是
以前居于第一级锁存器可以被重载
只需通过将LDAC高的必要活动后
CLR
被选通已结束。可替换地，新的数据可以是
装载到第一级锁存器如果需要的话。
串行输出引脚（ SOUT ）可用于菊花链数
DAC的同时在多DAC的应用，以尽量减少
使用隔离的人数跨越的内在安全性酒吧，
垒。第一级锁存器简单地起到像一个16位的移位寄存器，
和反复的选通
CS
将数据移出通过
SOUT并进入下一个DAC 。链中的每个DAC会
需要自己LDAC信号，除非所有的数模转换器是要
同时更新。
字节模式操作
通过保持简单地启用
SER
高，
它配置DB0 - DB7数据输入。在此模式下
HBE
和
LBE
用于识别的数据作为任一高字节或
16位输入字的低字节。 （用户可以装载数据，
以任何顺序，进入第一级锁存器。 ）由于在串行模式
情况下，状态
LBE ，
当
CLR
被选通判定出
该AD660是否要清除单极性或双极性零。 There-
前，当字节模式下，用户必须注意设置
LBE
to
选通之前所期望的状态
CLR 。
（在串行模式下，用户
可以简单的硬件
LBE
到期望的状态）。
400
200
0
0
–200
–10
–400
–600
10
µs
20
0
一。 -10 V至+10 V满量程步进沉降
600
400
200
µV
0
–200
–400
–600
0
2
3
4
5
1
µs
B 。 LSB步沉降
+10
mV
0
–10
µV
0
1
2
µs
3
4
5
注意：
CS
是边沿触发。
HBE ， LBE
和
LDAC
有水平
触发。
Ç 。 D-到-A毛刺脉冲
图7.输出特性
REV 。一
–9–
AD [ ANALOG DEVICES ]
