AD660
信噪比：信号与噪声的比率是DE-
罚款作为输出的振幅的比值，当全
标信号的存在与不存在信号的输出。这
的单位是分贝。
DIGITAL - TO- ANALOG毛刺脉冲：这是
电荷从数字输入端注入到模拟量
输出当输入改变状态。这种测量在半
当DAC开关周围的MSB和尽可能多的规模
尽可能开关改变从011状态，即。 。 。 111〜
100 . . . 000.
数字馈通：当DAC未选择
（即
CS
保持高电平） ，高频逻辑活动的digi-
河谷输入电容性通过设备显示联接
因为在V噪音
OUT
引脚。这种噪声是数字馈通。
工作原理
（引脚21 ）之间，以及REF OUT （引脚24）和REF IN （引脚
23 ） 。因此能够使用该AD660无需任何外部元件
堂费通过把引脚24直接到引脚23和引脚22直接到
销21消除这些电阻将增大增益误差
0.25 ％ FSR的。
UNI / BIP CLR /
CS
LBE
15
HBE 16
SER 17
CLR 18
LDAC 19
10k
23
在REF
+ 10V参考
20 AGND
R1 50
Ω
24
REF OUT
1
2
3
+V
LL
DGND
4
–V
EE
+V
CC
16位DAC
21
V
OUT
产量
控制
逻辑
16位锁存器
10.05k
14
SIN / MSB / LSB /
DB0 DB1
DB7
12 11
5
AD660
16位锁存器
10k
22
13 S
OUT
SPAN /
BIP OFF
R2
50Ω
该AD660采用双极电流源与MOS阵列
电流导引开关来开发成比例的电流
应用数字字，取值范围为0 〜2毫安。分段
体系结构的情况下，其中最显著四个数据比特是
温度计解码用于驱动15相等的电流源。该
较小的位被使用R-2R梯形缩放，然后加到一起
与分割源的输出的求和节点
放大器。内部跨度/双极性失调电阻可以CON组
连接至DAC输出提供0 V至+10 V范围，或者
可连接到参考输入，以提供一个-10 V至
+ 10V量程。
UNI / BIP CLR /
CS
LBE
15
HBE 16
SER 17
CLR 18
LDAC 19
10k
REF IN 23
16位DAC
21 V
OUT
+ 10V参考
20 AGND
24
REF OUT
1
2
3
+V
4
控制
逻辑
16位锁存器
10.05k
14
SIN / MSB / LSB /
DB7
DB0 DB1
12 11
5
图3a。 0 V至+10 V单极性电压输出
如果需要，调整增益和偏移误差为零，这可
使用图3b所示的电路来实现。这种吸附
校正配料过程如下：
第1步。 。 。零点调节
关闭所有位关闭和调整为零剪， R4 ，直到输出
读0.000000伏（ 1 LSB = 153
µV).
第2步。 。 。增益调整
打开所有位并调整增益调整器， R1 ，直到输出
9.999847伏。 （满刻度调整到低于1 LSB少
标称满刻度10.000000伏） 。
UNI / BIP CLR /
LBE
CS
15
HBE 16
SER 17
CLR 18
LDAC 19
在REF
10k
23
16位DAC
21
产量
+ 10V参考
20
24
REF OUT
R1 100
Ω
1
–V
EE
AD660
16位锁存器
10k
22 SPAN /
BIP
OFFSET
13 S
OUT
SIN / MSB / LSB /
DB0 DB1
DB7
12
11
5
14
AD660
16位锁存器
控制
逻辑
16位锁存器
13 S
SPAN /
10K BIP OFF
22
10.05k
OUT
+V
CC
R3 16K
R4
10k
R2
50
Ω
–V
EE
–V
EE
+V
CC
DGND
LL
图2. AD660功能框图
模拟的电路连接
2
+V
CC
在AD660提供的内部调整电阻，可CON组
连接至产生0V的单极性输出范围至10伏或一个
-10 V至+10 V的增益和失调漂移双极性输出范围
由于热跟踪被最小化在AD660
缩放电阻器与其他设备组成。
单极CON组fi guration
3
+V
LL
4
DGND
AGND
图3b 。 0 V至+10 V单极性电压输出，增益
与失调调节
在图3a中所示的结构将提供一个单极
0 V至+10 V的输出范围。在这种模式下， 50
Ω
电阻器绑
跨度/双极性失调端（引脚22 ）和V
OUT
–6–
REV 。一
AD [ ANALOG DEVICES ]
