AD652
工作原理
一种同步VFC是类似于其他电压 - 频率
在于一个积分器，用于执行一个电荷
输入信号的平衡与内部基准电流。
然而，不是使用一个单稳态作为主定时
元件，这就需要一个高的品质和低漂移电容器，一个
同步的电压 - 频率转换器（ SVFC ）使用
外部时钟。这允许设计者以确定系统
基于所选择的外部时钟的稳定性和漂移。一
晶体振荡器，也可以使用，如果需要的。
该SVFC架构提供的其它系统优势
除了低漂移。如果输出频率被测量
计数选通到从所述时钟产生一个信号脉冲，
时钟稳定是不重要的，设备简单
执行作为一个电压控制的分频，产生
高分辨率的A / D转换。如果大量的输入数据必须在
在一个系统中同时监测，控制定时
频率的输出脉冲和所述用户可之间关系
提供的时钟极大地简化了这个信号的采集。另外，如果
时钟信号是由一个VFC ，输出频率设置
该SVFC正比于两个输入的乘积
电压。因此，乘法和A至D变换
两个信号是同时进行的。
AD652
+V
S 1
TRIM
2
TRIM
3
运算放大器输出
4
运算放大器"-"
5
运算放大器" + "
6
10V输入
7
–V
S 8
20kΩ
1mA
Q
和
D
CK
一
镜头
同步
电压 -
频率
变流器
5V
参考
16
COMP REF
15
COMP " + "
14
COMP "-"
13
模拟GND
12
数字GND
11
FREQ OUT
10
时钟输入
9
COMP REF
+V
S
NC
NC
3
2
1
20
19
AD652
运算放大器输出
4
同步
电压 - 频率
变流器
5V
参考
18
NC
COMP " + "
运算放大器"-"
5
Q
D
Q
＆ QUOT ; D＆ QUOT ;
拍击
CK
17
COMP "-"
运算放大器" + "
6
10kΩ
5V输入
7
10kΩ
10V输入
8
16kΩ
1mA
和
16
模拟GND
15
数字GND
一
镜头
14
FREQ OUT
4kΩ
9
10
11
12
13
8V输入
可选
10V输入
时钟
输入
C
OS
–V
S
NC =无连接
00798-003
图3. PLCC引脚配置
C
OS
00798-002
＆ QUOT ; D＆ QUOT ;
Q FLOP
图2. CERDIP引脚配置
的电荷平衡的VFC 。后的积分器输出具有
越过比较器阈值和的输出，并
门已经很高，没有任何反应，直到一个下降沿
时钟走来的信息传送到输出
对D FLOP 。此时，时钟电平为低，所以闩锁不
不改变状态。当时钟返回高电平时，输出锁存器
变高，并驱动复位积分器的开关;在
同时，锁存器驱动器与门向一低输出状态。
在时钟的非常下负沿，低输出状态
与门的转移到D FLOP的输出。
当时钟返回高电平时，锁存器输出变低，
驱动开关放回整合模式。在相同的
时，锁存器驱动器与门到一个模式，其中它
如实转发了提交给它的信息
比较器。
因为施加到积分器的复位脉冲是恰好一个
时钟周期长，在那里漂移可能发生的唯一地方是在
开关速度与对称性的变化
温度。
因为每个复位脉冲是相同的， AD652 SVFC产生
非常线性电压 - 频率传递关系。另外，因为
所有复位脉冲由时钟选通，不存在任何问题
与介电吸收引起复位脉冲的持续时间
通过时间自上次复位长度的影响。
该AD652 SVFC的引脚如图2和
随着各种系统的波形，示于图4 。
版本C |第28 6
AD [ ANALOG DEVICES ]
