AD1859
（待续
从第1页）
该AD1859有一个简单但非常灵活的串行数据输入端
这允许无缝互连各种ADC的，
DSP芯片， AES / EBU接收机和采样率转换器。
该串行数据输入端口可以在左对齐配置，
I
2
S-对齐，右对齐和DSP串行端口兼容
模式。在AD1859中接受16位或18位串行音频数据
MSB优先，二进制补码格式。电源关断模式
愿意将功耗降至最低时，该设备是inac-
略去。在AD1859采用单+ 5V电源。它
被制成用一个单片集成电路上
0.6
µM
CMOS双多晶硅，双金属工艺，并且是
住在28引脚SOIC和SSOP封装，可工作在
温度范围为-40 ° C至+ 105°C 。
工作原理
第四阶段是一个二阶梳状滤波器。 FIR滤波器
实现无乘法器，即乘是针对每个
使用移位和相加的操作而形成的。
多位Σ -Δ调制器
该AD1859提供的Σ-Δ转换的优势
体系结构（无装饰组件，低成本的CMOS工艺
技术高超的水平低线性性能）与
常规多位R-2R电阻梯形的音频优势
数模转换器（对于任何高频同步主没有要求
钟表[例如， 256或384
×
F
S
]连续可变采样率
支持，抖动容限，低输出噪声，等等） 。
使用多位Σ -Δ调制器的装置，该
AD1859产生显着较低量的出带外
噪声能量，从而大大降低了后期的需求
DAC过滤。所需的后滤波，集成在
AD1859 。在AD1859的多位Σ -Δ调制器，也
高度免疫的数字衬底噪声。
锁相环功能的数字相位给出了AD1859的非
先例抖动抑制功能。第一带宽
为了环路滤波器为15赫兹;输入抖动分量
左/右时钟是由每倍频程6分贝上面和BE-衰减
低15赫兹。抖动的晶体时基或MCLK输入是重新
投影以及（由于片上的开关电容滤波器） ，
但这个时钟应该低抖动，因为它用于由DAC
到音频从离散时间（采样）域转换
的连续时间（模拟）结构域。该AD1859包括
片上振荡器，使得用户仅需要提供一种经济价廉
西伯石英晶体或陶瓷谐振器作为外部时间基准。
串行音频数据接口
的AD1859采用4位Σ- Δ调制器。而一个
传统的单比特Σ-Δ调制器具有两个级别quan-的
tization时， AD1859的有17个量化级别。传统
单位Σ-Δ调制器64采样输入信号
倍输入采样率;在AD1859的采样输入信
纳尔在名义上的128倍输入采样率。该额外
tional量化电平加上较高的过采样
比率是指AD1859 DAC输出频谱含有
的带外的噪声的能量，这是一个显着较低水平的
与传统的单比特Σ-主要绊脚石
三角架构。这意味着，后DAC模拟重
建设滤波器降低了过渡带陡度和
衰减要求，这相当于直接下层相
失真。由于模拟滤波器通常建立
噪声和DAC的失真特性，减小的
要求转化为更好的音频性能。
多位Σ - Δ调制器带来一个额外的好处：
它们基本上不含稳定（并因此潜在环
振荡）的问题。他们能够使用更宽范围的
基准电压源，从而可提高整体的动态范围
该转换器的。
这限制了性能的传统问题
多位Σ- Δ转换器是被动的非线性
电路元件用于求和的量化电平。类似物
设备开发（并获得了专利上）一大革命
tionary体系结构，它克服了元件的线性
的问题，否则会限制多位Σ表现
三角洲音频转换器。这种新的架构提供了
AD1859具有同样出色的微分非线性和
线性漂移（温度和时间）规格
单比特Σ-Δ DAC的。
在AD1859的多位调制器的另一重要AD-
华帝;它具有高的抗衬底数字噪声。子
施特拉特噪声可以是混合信号一个显著问题
设计中，在那里可以产生互调产品
向下折叠到声音频带。在AD1859约
8倍数码衬底噪声不敏感（参考电压进行
ENCE噪声注入），比等效的单比特Σ-Δ
调制器基于DAC的。
抖动发生器
串行音频数据接口采用了位时钟（ BCLK ）简单
到时钟数据到AD1859 。位时钟可there-
脱颖而出，是异步的L / R时钟。左/右时钟
（ LRCLK ）是一个成帧的信号，并在取样频率的输入
给数字锁相环。左/右时钟（ LRCLK ）是
该AD1859实际使用，以确定输入的信号
采样速率，并且它是由该驳回LRCLK抖动
数字锁相环。在SDATA输入带有串行
在最高位立体声数字音频第一，二进制补码格式。
数字内插滤波器
的AD1859包括一个片上颤动信号发生器，它是IN-
趋向于进一步减小由引入的量化噪声
在多位DAC 。抖颤具有三角形的概率显示
tribution函数（PDF ）的特性，这是一般CON-
sidered创造最有利的噪声整形剩余的
量化噪声。该AD1859是最早成本低， IC
音频DAC包括抖动。
模拟滤波网络
内插器的目的是为了“过采样”的输入
数据，即，为了提高采样率，以使衰减重新
在模拟重构滤波器quirements放松。该
AD1859插器通过增加输入数据的采样率
根据低能的采样频率可变因素
荷兰国际集团的数字音频。使用多进行内插
阶段的FIR数字滤波器的结构。第一级是一个下垂
均衡器;在第二和第三阶段是半带滤波器;和
的AD1859包括第二阶开关电容显示
其次是一阶模混凝土时低通滤波器
时间连续的低通滤波器。这些滤波器消除需要
任何额外的芯片外的外部重建滤波。这
片上转换电容模拟滤波是必须减少
中的任何剩余的主时钟抖动的不利影响。
REV 。一
–7–
AD [ ANALOG DEVICES ]
