AD1859JRS 参数 Datasheet PDF下载

型号：	AD1859JRS
PDF下载：	下载PDF文件查看货源
内容描述：	立体声，单电源， 18位，集成DAC [Stereo, Single-Supply 18-Bit Integrated DAC]
分类和应用：
文件页数/大小：	16 页 / 305 K
品牌：	AD [ ANALOG DEVICES ]

AD1859

PCB与地平面的建议

胸径

BCLK

DBP

DBL

DLH

DDS

最高位

MSB-1

在AD1859的理想位置应高于地面裂

面，对于数字引脚通过数字接地平面，并且

模拟引脚上的模拟地平面。分割应

引脚6和7之间以及销23之间22和发生

在图19中所示的接地层应该连接在一起

在封装用AP-中心下方一个点上

近因3毫米痕迹。该地平面最小化策略

RF发送和接收，以及最大限度地提高AD1859的

模拟音频性能。

DLS

LRCLK

SDATA

左对齐

DSP串行

口风

模式

DDH

图21.串行数据输入端口时序DSP串行

口风

CMOUT

DEEMP

EMPL

OUTL

AGND

MUTE（静音）

18/16

IDPM0

28 FILT

27 FGND

类似物

地平面

26 EMPR

25 OUTR

24 NC

23 AV

22 NC

21 CLATCH

20 CDATA

串行控制端口定时示于图22的微型

妈妈控制时钟HI脉冲宽度为t

CCH

和最小

控制时钟LO脉冲宽度为t

CCL

。最低控制

时钟周期为t

CCP

。控制数据最小的建立时间

CSU

和最小控制数据保持时间为t

CHD

。该

最低控制锁存器的延迟为t

CLD

，最低控制锁存器

LO脉冲宽度为t

CLL

和最小控制锁存器的HI脉冲

宽度为t

CLH

CCL

CCLK

IDPM1 10

PD / RST

SDATA 12

LRCLK 13

BCLK 14

数字

地平面

19 CCLK

18 DGND

17 DV

XTALI / MCLK

CCP

CCH

CSU

CDATA

最低位

15 XTALO

CHD

CLH

CLD

CLL

图19.推荐的地平面

时序图

CLATCH

该串行数据端口定时示于图20和图21。

最低位时钟HI脉冲宽度为t

胸径

和最小位

时钟LO脉冲宽度为t

DBL

。最小比特时钟周期是

DBP

。左/右时钟最小建立时间为t

DLS

和

左/右时钟最小保持时间为t

DLH

。该串行数据微型

妈妈建立时间为t

DDS

和最小的串行数据保持时间

为t

DDH

胸径

BCLK

图22.串行控制端口时序

DBP

DBL

主时钟（或晶振输入）和掉电/复位时序

荷兰国际集团示于图23的最小MCLK周期为t

MCP

这就决定了最大的MCLK频率F处

。该

最低MCLK HI和LO脉冲宽度为t

MCH

和T

MCL

分别。最小复位LO脉冲宽度为t

PDRP

（ 4

XTALI / MCLK周期）来完成一个成功的AD1859重

SET操作。

DLS

LRCLK

SDATA

左

有理

模式

SDATA

S-

有理

模式

SDATA

右

有理

模式

MCH

XTALI / MCLK

MCP

DDS

最高位

MSB-1

MCL

PD / RST

DDH

DDS

最高位

PDRP

DDH

DDS

最高位

DDS

图23. MCLK和掉电/复位时序

最低位

DDH

图20.串行数据端口时序

REV 。一

–13–

IC37:专业IC行业平台

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9

深圳网络警察报警平台公共信息安全网络监察经营性网站备案信息不良信息举报中心工商网监电子标识全国公安机关备案