Core1553BBC MIL- STD- 1553B总线控制器
Core1553BBC设备要求
该Core1553BBC可以在几个Actel的FPGA器件来实现。
显示了典型的利用率数字，
Core1553BBC在这些设备上实现。
表1 -
设备利用率
细胞或瓷砖
家庭
聚变
ProASIC3/E
的ProASIC
PLUS
的Axcelerator
RTAX -S
SX -A
RTSX -S
组合
1773
1773
2250
1072
1072
1115
1098
顺序
558
558
560
584
584
589
598
总
2331
2331
2810
1656
1656
1704
1696
设备
AFS600
A3PE600
APA150-STD
AX500-STD
RTAX250-STD
A54SX32A-STD
RT54SX32S-STD
采用
17%
17%
46%
20%
9%
56%
57%
该Core1553BBC时钟速率可以被编程为12 ，
16 ，20，或24兆赫。在列出的所有的Actel器件系列
轻松满足这样的性能要求。
当执行的ProASIC
PLUS
或的Axcelerator
器件中， Core1553BBC可以直接连接到所述
FPGA内部的存储器块，省去了
外部存储器。
MIL- STD- 1553B总线概述
在MIL- STD- 1553B总线是用于差分串行总线
军事和航天设备。它由多个
冗余总线连接，通信速率1MB
每秒。
该总线具有一个活跃的总线控制器（ BC）和最多
31远程终端（ RTS） 。公元前管理所有数据
使用命令和状态在总线上传输
协议。总线控制器初始化每次传输由
如果需要发送一个命令字和数据。该
选择RT将与状态字和数据，如果回应
所需。
在1553B命令字包含一个5比特的RT地址
一个发送或接收的位，一个5位的子地址和一个五元
位字计数。这使得32 RT的总线上。
然而，由于室温地址31用于指示一个
广播传送中，仅31保留时间可被连接。每
RT有保留的数据传输30分地址。该
其它两个子地址（ 0和31）被保留用于
模式的代码。数据传输包含多达32个16位数据
话。模式代码指令字用于公交
控制功能，如同步。
Core1553BBC验证和
合规
Core1553BBC是基于爱特Core1553BRT ，
已对RT验证了充分验证
测试计划（ MIL - HDBK- 1553A ，附录A） 。这保证
该1553B编码器和解码器是完全
符合的1553B规范。实际的总线
控制器的功能在这两个被广泛验证
仿真和硬件。 Core1553BBC已
上一个A54SX32A -STD部分，连接到实施
外部收发器和存储器。
4
v4.0
ACTEL [ Actel Corporation ]
