Core1553BBC MIL- STD- 1553B总线控制器
其他I / O
几个输入用于修改的核心功能，以简化集成在应用程序中。这些投入应
被捆绑到逻辑“0”或逻辑“1”合适（表
7).
表6 •
内存访问要求
CPUMEMEN
0
0
0
0
1
1
1
1
CLK速度兆赫
12
16
20
24
12
16
20
24
存储器访问时间
9.58µs
9.68µs
9.75µs
9.79µs
4.58µs
4.68µs
4.75µs
4.79µs
表7 •
其他I / O
名字
ASYNCIF
CPUMEMEN
TYPE
In
In
描述
当' 1 '，后端接口是异步模式。当“0 ”的后端界面是在同步
模式。
当“ 1 ”，则CPU接口访问后端存储器。当“0 ”，则CPU不能访问
通过芯后端存储器。这必须被设置为'0' ，如果芯股CPU存储器，即在CPU
和存储器总线连接到相同的系统总线。
总线控制器寄存器
总线控制器9的内部寄存器用来控制总线控制器的操作，并提供状态
信息（表
8).
表8 •
总线控制器寄存器
地址
000
000
001
010
名字
控制
状态
格局
LISTPTR
TYPE
W
R
RW
RW
SIZE
[3:0]
[15:0]
[15:0]
[15:0]
功能
允许CPU控制BC
提供状态信息
BC设置寄存器
当前LISTPTR值。当前指令的是地址
执行。在操作开始时，CPU应该将其设置为点
在第一个指令。该值将通过BC自动步
指令列表。
当前MSGPTR值。提供消息块的地址
正在处理中。
公元前内部时钟值
这16位值计数在1μs的时间， 4微秒， 8μs ，或32μs率。这给出了一个
2秒的最大定时器值。 CPU可以直接加载
计数器。
异步列表指针
提供一个指针将被处理时的消息的列表
通过控制寄存器中的异步消息列表位开始。
011
100
MSGPTR
时钟
R
RW
[15:0]
[15:0]
101
ASYNCPTR
RW
[15:0]
v4.0
9
ACTEL [ Actel Corporation ]
