欢迎访问ic37.com |
会员登录 免费注册
发布采购

VG36128401A 参数 Datasheet PDF下载

VG36128401A图片预览
型号: VG36128401A
PDF下载: 下载PDF文件 查看货源
内容描述: CMOS同步动态RAM [CMOS Synchronous Dynamic RAM]
分类和应用:
文件页数/大小: 69 页 / 940 K
品牌: VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
 浏览型号VG36128401A的Datasheet PDF文件第1页浏览型号VG36128401A的Datasheet PDF文件第3页浏览型号VG36128401A的Datasheet PDF文件第4页浏览型号VG36128401A的Datasheet PDF文件第5页浏览型号VG36128401A的Datasheet PDF文件第6页浏览型号VG36128401A的Datasheet PDF文件第7页浏览型号VG36128401A的Datasheet PDF文件第8页浏览型号VG36128401A的Datasheet PDF文件第9页  
VG36128401A  
VG36128801A  
Preliminary  
VG36128161A  
CMOS Synchronous Dynamic RAM  
VIS  
Pin Configuration  
VG36128401 (X 4)  
VG36128801 (X 8)  
VG36128161 (X 16)  
V
V
VDD  
VDD  
VDD  
V
SS  
SS  
SS  
54  
53  
52  
1
2
DQ7  
DQ7  
DQ0  
DQ15  
NC  
DQ0  
VDDQ  
V
VDDQ  
VDDQ  
V
V
3
4
5
6
SSQ  
SSQ  
SSQ  
NC  
DQ6  
V
NC  
NC  
DQ6  
V
NC  
NC  
DQ1  
DQ2  
NC  
51  
50  
49  
48  
47  
46  
DQ14  
DQ13  
DQ1  
DQ1  
V
V
V
DDQ  
V
DDQ  
SSQ  
SSQ  
SSQ  
DDQ  
DQ12  
DQ11  
DQ3  
DQ4  
NC  
NC  
7
8
DQ5  
DQ5  
DQ2  
DQ2  
V
V
V
V
DDQ  
V
DDQ  
V
DDQ  
9
SSQ  
SSQ  
SSQ  
NC  
DQ4  
NC  
DQ4  
DQ10  
DQ5  
DQ6  
45  
44  
43  
42  
41  
NC  
NC  
10  
11  
12  
13  
DQ9  
DQ3  
DQ3  
V
V
V
V
SSQ  
V
SSQ  
V
SSQ  
DDQ  
DDQ  
DDQ  
NC  
NC  
DQ7  
DQ8  
NC  
NC  
V
V
V
V
V
V
14  
15  
SS  
DD  
SS  
DD  
SS  
DD  
NC  
NC  
40  
NC  
NC  
NC  
LDQM  
UDQM  
CLK  
CKE  
NC  
DQM  
CLK  
CKE  
NC  
39  
38  
37  
36  
16  
17  
18  
19  
20  
21  
22  
23  
24  
DQM  
CLK  
CKE  
NC  
WE  
WE  
WE  
CAS  
RAS  
CAS  
RAS  
CAS  
RAS  
CS  
CS  
CS  
BA0  
A
35  
34  
33  
32  
A
BA0  
BA0  
A
11  
11  
11  
A
A
BA1  
BA1  
BA1  
A
9
9
9
A
A
A
A
A
A
8
8
10  
10  
10  
8
A
A
A
A
A
A
0
0
0
7
7
7
A
A
A
A
31  
A
A
1
1
6
1
6
6
A
A
A
A
A
A
A
A
25  
26  
27  
30  
29  
A
2
5
2
2
5
5
A
A
A
3
4
3
3
4
4
V
V
V
V
V
28  
V
SS  
DD  
DD  
DD  
SS  
SS  
Pin Description  
VG36128801/VG36128161  
Pin Name  
Function  
Pin Name  
Function  
A0 - A11  
Address inputs  
Bank select  
DQM,  
LDQM,  
UDQM,  
Upper DQ Mask enable,  
Lower DQ Mask enable  
BAO, BA1  
DQ0 ~ DQ15  
Data - in/data - out  
Row address strobe  
CLK  
Clock input  
RAS  
CAS  
WE  
CKE  
CS  
Clock enable  
Column address strobe  
Write enable  
Chip select  
VDDQ  
Supply voltage for DQ  
VSS  
VDD  
Ground  
VSSQ  
Ground for DQ  
Power (+ 3.3V)  
Document : 1G5-0154  
Rev.1  
Page 2