73M1903C
Modem Analog Front End
DATA SHEET
SCLK
FS
TX15 TX14 TX13 TX12 TX11 TX10
RX15 RX14 RX13 RX12 RX11 RX10
TX9
RX9
TX8
RX8
TX7
RX7
TX6
RX6
TX5
RX5
TX4
RX4
TX3
RX3
TX2
RX2
TX1
RX1
CTL
RX0
SDIN
SDOUT
Data Frame with earlyl Frame Sync
SCLK
FS
TX15 TX14 TX13 TX12 TX11 TX10
RX15 RX14 RX13 RX12 RX11 RX10
TX9
RX9
TX8
RX8
TX7
RX7
TX6
RX6
TX5
RX5
TX4
RX4
TX3
RX3
TX2
RX2
TX1
RX1
CTL
RX0
SDIN
SDOUT
Data Frame with late Frame Sync
SCLK
FS
R/W
zero
A6
A5
A4
A3
A2
A1
A0
DI7
DI6
DI5
DI4
DI3
DI2
DI1
DI0
SDIN
SDOUT
zero
zero
zero
zero
zero
zero
zero
DO7
DO6
DO5
DO4
DO3
DO2
DO1
DO0
Control Frame with early Frame Sync
SCLK
FS
R/W
zero
A6
A5
A4
A3
A2
A1
A0
DI7
DI6
DI5
DI4
DI3
DI2
DI1
DI0
SDIN
zero
zero
zero
zero
zero
zero
zero
DO7
DO6
DO5
DO4
DO3
DO2
DO1
DO0
SDOUT
Control Frame with late Frame Sync
Sample Rate
SCLK
FS
128
256
1
16
144
1
TX
RX
TX
RX
TX
TX
RX
TX
RX
1
R
0
A
0
A
0
DI
DI
DI
TX
RX
TX
RX
TX
RX
TX
RX
TX
RX
0
A
0
SDIN
SDOUT
RX
Data Frame
RX
DO
DO
DO
RX
Control Frame
Data Frame
Relation Between the Data and Control Frames
(Master Mode, continuous clock, default SPOS)
Figure 3: Serial Port Timing Diagrams
Page: 8 of 46
© 2005-2008 TERIDIAN Semiconductor Corporation
Rev 4.3
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
