FEDL2240DIGEST-02
OKI半导体
ML2240系列
PIN号
引脚符号
I / O
45
D4/STASEL
I / O
46
D5/DO
I / O
47
D6/SCK
I / O
48
D7/DI
I / O
50
51
53
54
56
58
59
DAOL
AOUTL
DAOR
AOUTR
RCS
净资产收益率
串行
O
O
O
O
I
O
I
描述
CPU接口，数据总线引脚并行输入接口。
该引脚为数据输入引脚时，
WR
是"L"水平。它成为
信道状态输出引脚时，
RD
是"L"水平。它输出
忙
信号为信道1，对于串行输入接口，就变成了
通道状态转换销。当D4 / STASEL是在"L"水平，则
D3 / STA3 - D0 / STA0引脚输出的NCR公司（下命令请求）
对于每个信道。当D4 / STASEL是在"H"水平，则
D3 / STA3 - D0 / STA0引脚输出
忙
其相应的信号
通道。
CPU接口，数据总线引脚并行输入接口。
该引脚为数据输入引脚时，
WR
为“L ”电平。它成为
信道状态输出引脚时，
RD
为“L ”电平。该引脚输出2
渠道
忙
信号。
当
CS
和
RD
处于“L ”电平，这D5 / DO端子串行输出的
在D6 / SCK时钟同步的每个信道的状态。
CPU接口，数据总线引脚并行输入接口。
该引脚为数据输入引脚时，
WR
是"L"水平。它成为
信道状态输出引脚时，
RD
是"L"水平。它输出
忙
信号通道3 。
该引脚为串行时钟输入引脚串行输入接口。
当SCK引脚输入为"L"层面上的下降沿
CS
针
信号， DI引脚的输入信号进入器件在上升沿
在SCK时钟，数据是从DO引脚输出。当
SCK引脚输入为"H"层面上的下降沿
CS
引脚信号，
DI引脚的输入信号进入设备上的下降沿
SCK时钟，数据是从DO引脚输出。
CPU接口，数据总线引脚并行输入接口。
当
WR
是在"L"水平，它成为一个数据输入引脚。当
RD
为
"L"水平，它成为一个信道状态的输出引脚。它输出
忙
信号通道4 。
对于串行输入接口，该引脚用作串行数据输入引脚。
作为工作在串行输入接口的串行数据输入引脚。
输出左14位DAC的模拟信号。
输出通过电压跟随左14位DAC的模拟信号。
输出正确的14位DAC的模拟信号。
输出通过电压跟随右侧14位DAC的模拟信号。
“ L”电平： RA22-0 ， A-1 ，并
净资产收益率
管脚输出的地址数据和
输出使能信号。
“ H”电平： RA22-0 ， A-1 ，并
净资产收益率
引脚处于高阻抗。
输出使能引脚用于外部连接的存储。
RCS
引脚= “ H”电平：高阻抗
CPU接口转换引脚。
“ H”电平：串行输入接口， “ L”电平：并行输入接口
5/24
OKI [ OKI ELECTRONIC COMPONETS ]
