MG65P 参数 Datasheet PDF下载

–––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––

s

MG63P/64P/65P

s

可重构核心SDRAM

数据输入

（ 128位）

Bank(512Kb)

Bank(512Kb)

Bank(512Kb)

控制

I / O

数据输出

（ 128位）

I型： 512 KB （ 1行） - 8 MB（ 16行） ; 512 KB增量

数据输入

（ 256位）

Bank(1Mb)

Bank(1Mb)

Bank(1Mb)

控制

I / O

数据输出

（ 256位）

我型我：1MB （ 1行） - 16 MB（ 16行） ; 1MB增量

图10. SDRAM编译

SDRAM核心功能规范

密度

位组织

最大时钟速率

VDD

CAS延迟

突发长度

写入延迟

DQM延迟

刷新

宏引脚

I型： 512KB （ 1BK ） - 为8MB（ 16BK ） 512 KB

II型： 1 MB（ 1BK ） - 16 MB（ 16 BK ） 1兆

X16 / X32 / X64 / X128 / X256 （ X256 II型专用）

100兆赫

2.5V

2

1

0

0 ：写， 2 ：阅读

512刷新周期/ 8毫秒

CLK ， ACT ， PRE ， RD ， WR ， AX （ 8 ： 0 ） ， AY （ 2 ： 0 ） ，伯灵顿（ 2 ： 0 ） ， BAY （ 2 ： 0 ） ， DQM （ 15 ： 0 ） ， D（ 127 ： 0 ）

Q9127 ： 0 ） ，楼盘， RST ，测试引脚

OKI半导体

5