欢迎访问ic37.com |
会员登录 免费注册
发布采购

EBJ21UE8BAU0-DJ-F 参数 Datasheet PDF下载

EBJ21UE8BAU0-DJ-F图片预览
型号: EBJ21UE8BAU0-DJ-F
PDF下载: 下载PDF文件 查看货源
内容描述: [DDR DRAM Module, 256MX64, CMOS, ROHS COMPLIANT, SODIMM-204]
分类和应用: 时钟动态存储器双倍数据速率光电二极管内存集成电路
文件页数/大小: 18 页 / 200 K
品牌: ELPIDA [ ELPIDA MEMORY ]
 浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第1页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第2页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第3页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第4页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第6页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第7页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第8页浏览型号EBJ21UE8BAU0-DJ-F的Datasheet PDF文件第9页  
EBJ21UE8BAU0  
Pin Description  
Pin name  
Function  
Address input  
Row address  
Column address  
A0 to A13  
A0 to A13  
A0 to A9  
A10 (AP)  
A12 (/BC)  
BA0, BA1, BA2  
DQ0 to DQ63  
/RAS  
Auto precharge  
Burst chop  
Bank select address  
Data input/output  
Row address strobe command  
Column address strobe command  
Write enable  
/CAS  
/WE  
/CS0, /CS1  
CKE0, CKE1  
CK0, CK1  
/CK0, /CK1  
DQS0 to DQS7, /DQS0 to /DQS7  
DM0 to DM7  
SCL  
Chip select  
Clock enable  
Clock input  
Differential clock input  
Input and output data strobe  
Input mask  
Clock input for serial PD  
Data input/output for serial PD  
Serial address input  
Power for internal circuit  
Power for serial EEPROM  
Reference voltage for CA  
Reference voltage for DQ  
Ground  
SDA  
SA0, SA1  
VDD  
VDDSPD  
VREFCA  
VREFDQ  
VSS  
VTT  
I/O termination supply for SDRAM  
Set DRAM to known state  
ODT control  
/RESET  
ODT0, ODT1  
NC  
No connection  
Data Sheet E1244E40 (Ver. 4.0)  
5