欢迎访问ic37.com |
会员登录 免费注册
会员中心
企业资讯   人才招聘  
电子百科

电子百科

Datasheet下载 IC品牌 缩略语 技术文章 IC型号

产品导航

ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789
PDF
  • 产品
  • PDF

    • 最近搜索

    热门搜索

    搜索
    发布采购

    EBD21RD4ADNA 参数 Datasheet PDF下载

    EBD21RD4ADNA图片预览
    型号： EBD21RD4ADNA
    PDF下载： 下载PDF文件 查看货源
    内容描述： 注册2GB DDR SDRAM DIMM （ 256M字X72位， 2级） [2GB Registered DDR SDRAM DIMM (256M words X72 bits, 2 Ranks)]
    分类和应用： 动态存储器双倍数据速率
    文件页数/大小： 19 页 / 175 K
    品牌： ELPIDA [ ELPIDA MEMORY ]
     浏览型号EBD21RD4ADNA的Datasheet PDF文件第5页浏览型号EBD21RD4ADNA的Datasheet PDF文件第6页浏览型号EBD21RD4ADNA的Datasheet PDF文件第7页浏览型号EBD21RD4ADNA的Datasheet PDF文件第8页浏览型号EBD21RD4ADNA的Datasheet PDF文件第10页浏览型号EBD21RD4ADNA的Datasheet PDF文件第11页浏览型号EBD21RD4ADNA的Datasheet PDF文件第12页浏览型号EBD21RD4ADNA的Datasheet PDF文件第13页  
    EBD21RD4ADNA  
    Differential Clock Net Wiring (CK0, /CK0)  
    0ns (nominal)  
    SDRAM  
    stack  
    PLL  
    120Ω  
    OUT1  
    SDRAM  
    stack  
    120Ω  
    CK0  
    IN  
    /CK0  
    240Ω  
    OUT'N'  
    Register  
    120Ω  
    C
    Feedback  
    Notes: 1. The clock delay from the input of the PLL clock to the input of any SDRAM or register willl  
    be set to 0 ns (nominal).  
    2. Input, output and feedback clock lines are terminated from line to line as shown, and not  
    from line to ground.  
    3. Only one PLL output is shown per output type. Any additional PLL outputs will be wired  
    in a similar manner.  
    4. Termination resistors for feedback path clocks are located after the pins of the PLL.  
    Preliminary Data Sheet E0433E10 (Ver. 1.0)  
    9

    IC37:专业IC行业平台

    专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

    网站导航 Datasheet资料库 电子术语 电子百科
    服务中心 常见问题 委托交易 会员服务
    关于我们 公司简介 联系我们 免责申明

    产品索引：ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789

    深圳网络警察报警平台 公共信息安全网络监察 经营性网站备案信息 不良信息举报中心 工商网监电子标识 全国公安机关备案
    服务电话： 0755-32882616 0755-32882606 0755-32882608 0755-32882607 值班和投诉电话：13715251531 ©2004-2024 IC37网 版权所有：ic37.com 版权申明 公网安备44030402000606 粤ICP备13051289号-6