由下面的等式给出。如果这个值是接近的
系统的要求，输入时钟的抖动必须减少。
抖动SNR
=
20日志
1
均方根信号以噪声的均方根
2
π
ƒ
IN
t
A
其中： ƒ
IN
是输入信号的频率
t
A
是均方根时钟抖动
尤其是在欠采样应用中，特别考虑 -
ATION应给时钟抖动。时钟输入应
来，以达到最高的处理为一个模拟输入
的性能水平。的过冲和下冲
时钟信号可引起性能的劣化。
当以高采样率的数字化，时钟应
有50％的占空比（叔
H
= t
L
），以及快速的上升和下降
为2ns或更少的时间。为了估计典型表现
在50 ％的范围内的偏差对时钟占空比
±7.5%,
请参阅图9的ADS826的时钟输入可以是
驱动电压为3V或5V逻辑电平。使用低电压
逻辑（3V）可能导致的改进的AC性能
转换器。
建议保持容性负载上的数据
线尽可能低（ ≤为15pF ） 。高容性负载
会造成更大的动态电流的数字输出
不断变化的。那些高浪涌电流可以回来喂到
该ADS823的模拟部分和ADS826和影响
性能。如果有必要，外部缓冲器或锁存器关闭
到转换器的输出引脚可以用于最小化
容性负载。它们还提供了额外的好处
隔离任何数字噪声ADS823和ADS826
上的总线耦合活动备份高频噪声。
数字输出驱动器（ VDRV ）
该ADS823和ADS826配有专用电源引脚
输出逻辑驱动器， VDRV ，它是在内部不
连接到其它电源引脚。设置在电压
VDRV到+ 5V或+ 3V时， ADS823和ADS826产品
对应的逻辑电平，并且可以直接连接到
选择逻辑系列。该输出级被设计成
提供足够的电流来驱动各种逻辑电路。
然而，它是推荐使用的ADS823和ADS826
有+ 3V逻辑电源。这将降低功耗
中由于较低的输出摆幅，降低输出级
电源线路上的可能影响AC-电流毛刺
所述转换器的性能。在一些应用中，可能
有利的是，去耦VDRV销与附加
电容器或PAI型滤波器。
单端输入
（ IN = CMV）
+ FS -1LSB （ IN = REFT ）
+1/2满量程
双极性零（ V IN =
CM
)
-1/2满量程
-FS （ IN = REFB ）
直接偏移二进制
（ SOB ）
1111111111
1100000000
1000000000
0100000000
0000000000
80
75
70
SFDR
（ dBFS的）
65
SNR
60
55
50
57.5
55
52.5
50
47.5
45
42.5
时钟占空比（T
H
/t
L
x 100%)
表一，表编码为单端输入的配置
化用绑在共模电压
(V
CM
).
直接偏移二进制
（ SOB ）
1111111111
1100000000
1000000000
0100000000
0000000000
差分输入
图9. ADS823和ADS826占空比灵敏度。
数字输出
的ADS823 ADS826和输出数据格式可以是
正面直接偏移二进制码（见表I和II ） 。这
格式可以很容易地转变成二的二元完井
通过反向的MSB换货代码。
+ FS -1LSB （ IN = + 3V ， IN = + 2V ）
+1/2满量程
双极性零（IN = IN = V
CM
)
-1/2满量程
-FS （ IN = + 2V ， IN = + 3V ）
表II 。编码表差分输入的配置
化和2VP -P满量程范围。
12
ADS823 ， ADS826
SBAS070A
ETC [ ETC ]
