MAX 3000A可编程逻辑器件系列数据手册
MAX 3000A器件包含32到512个宏单元，组合成小组
16个宏单元称为逻辑阵列模块（LAB ） 。每个宏单元有一个
可编程和/固定或阵列和一个可配置寄存器
独立的可编程时钟，时钟使能，清除和预置
功能。要建立复杂的逻辑功能，每个宏单元可
补充有共享的膨胀和高速并行
扩展乘积项，提供高达32宏单元乘积项。
MAX 3000A器件提供可编程的速度/功率优化。
设计速度的关键部分可以在高速/全功率运行，
而其余部分在降低高速/低功耗运行。这
速度/功耗优化功能使设计人员能够配置一个
或多个宏小区到50％或更低的功率进行操作，而只是一个加
标称时序延迟。 MAX 3000A器件还提供一个选项，
降低了输出缓冲器的压摆率，减少噪声的瞬态
在非高速关键信号的切换。所有的输出驱动器
MAX 3000A器件能够为2.5 V或3.3 V设置，所有的输入引脚
2.5 V， 3.3 V ， 5.0 -V宽容，让MAX 3000A器件中使用
在混合电压系统。
MAX 3000A器件是由Altera开发系统的支持，
其中集成的软件包，提供原理图，文字，包括
VHDL ， Verilog HDL语言，以及Altera硬件描述语言
（ AHDL ） - 和波形设计输入，编译和逻辑综合，
仿真和时序分析和器件编程。软件
提供EDIF 2 0 0 3 0 0 ， LPM ， VHDL ， Verilog HDL语言，及其他
从其他额外的设计输入和模拟接口的支持
行业标准的PC和UNIX工作站为基础的EDA工具。该
软件基于Windows的PC，以及太阳SPARC工作站上运行，并
HP 9000系列700/800工作站。
f
实用
描述
有关开发工具的更多信息，请参阅
MAX + PLUS II
可编程逻辑开发系统&软件数据表
andthe
的Quartus可编程逻辑开发系统&软件的数据表。
在MAX 3000A架构包括以下内容：
■
■
■
■
■
逻辑阵列模块（LAB ）
宏单元
扩展乘积项（共享和并联）
可编程互连阵列（ PIA）的
I / O控制块
在MAX 3000A结构包括四个专用输入，可以
作为通用输入或高速，全局控制信号
（时钟，清除和两个输出使能信号），对每个宏单元和I / O的
引脚。
图1
示出的最大值MAX 3000A器件的体系结构。
4
Altera公司。
ETC [ ETC ]
