电气规格
表5-27 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 11B ， CLKXP = 0 ）
†
主
民
最大
SLAVE
民
2 – 6P‡
5 + 12P‡
最大
单位
ns
ns
BCLKX前低TSU （ BDRV - BCKXL ）建立时间， BDR有效
12
日（ BCKXH - BDRV ）
保持时间， BDR BCLKX高后有效
4
‡对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
‡ P = 0.5 *处理器时钟
表5-28 。作为McBSP的SPI主模式或从开关特性（ CLKSTP = 11B ， CLKXP = 0 ）
†
MASTER§
参数
日（ BCKXL - BFXL ）
TD （ BFXL - BCKXH ）
TD （ BCKXL - BDXV ）
TDIS （ BCKXL - BDXHZ ）
保持时间， BCLKX low§后低BFSX
延迟时间， BFSX低到高BCLKX ＃
延迟时间， BCLKX低到BDX有效
禁止时间，之后从最后一个数据位BDX高阻抗
BCLKX低
民
C –3
T–4
–4
–2
最大
C+4
T+3
5 6P + 2‡
4
6P – 4‡
10P + 17‡
10P + 17‡
SLAVE
民
最大
单位
ns
ns
ns
ns
TD （ BFXL - BDXV ）
延迟时间， BFSX低到BDX有效
ð - 2 D + 4 + 4P 2 ‡
8P + 17‡
ns
‡对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
‡ P = 0.5 *处理器时钟
§ T = BCLKX周期= （ 1 + CLKGDV ） * 2P
C = BCLKX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2P时CLKGDV是偶数
D = BCLKX高脉冲宽度= T / 2时CLKGDV是奇数还是零和= （ CLKGDV / 2 + 1）* 2P时CLKGDV是偶数
§ FSRP = FSXP = 1。作为SPI主， BFSX反转为低电平有效从使能输出。作为一个奴隶，在BFSX低电平有效信号输入
和BFSR被内部使用之前反转。
CLKXM = FSXM = 1 ， CLKRM = FSRM = 0，主多通道缓冲串口
CLKXM = CLKRM = FSXM = FSRM = 0为奴隶的McBSP
＃ BFSX应该低前时钟的上升沿，使从属设备，然后开始在主时钟的上升沿SPI传输
（ BCLKX ） 。
最低位
BCLKX
日（ BCKXL - BFXL ）
BFSX
TDIS （ BCKXL - BDXHZ ）
BDX
位0
TSU （ BDRV - BCKXL ）
BDR
位0
Bit(n-1)
TD （ BFXL - BDXV ）
Bit(n-1)
最高位
TD （ BFXL - BCKXH ）
TD （ BCKXL - BDXV ）
(n-2)
(n-3)
(n-4)
日（ BCKXH - BDRV ）
(n-2)
(n-3)
(n-4)
图5-25 。 McBSP的时序SPI Master或Slave ： CLKSTP = 11B ， CLKXP = 0
2001年11月 - 修订2003年7月
SPRS007B
85
ETC [ ETC ]
