介绍
2.3
信号说明
表2-2列出了每个信号的功能，操作按功能分组模式（ S） 。见第2.2节进行精确
基于封装类型引脚位置。
表2-2 。信号说明
终奌站
名字
I / O-
O / Z
描述
外部存储器接口引脚
并行地址总线A22 （MSB）到A0 （LSB）。较低的16个地址引脚， A0到A15-是
复用处理的所有外部存储器（程序，数据）或I / O ，而上部7地址
销-A22至A16 -仅用来寻址外部程序空间。这些引脚被放置在
高阻抗状态时，保持模式被启用时，或当OFF为低。
A22
A21
A20
A19
A18
A17
A16
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
（MSB）
（ LSB ）
（MSB）
I / O / Z
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
（MSB）
I
这些引脚可用于通过HPI以解决内部存储器时HPI16销
为高。
（ LSB ）
（MSB）
I / O
并行数据总线D15 （MSB）至D0 （LSB）。在16个数据引脚， D0到D15 ，
被多路复用到核心CPU和外部数据/程序之间传送数据
存储器， I / O设备，或HPI在16位模式。数据总线被放置在
高阻抗状态时不输出或者RS或HOLD断言。该
数据总线也进入高阻抗状态时， OFF为低。
数据总线包括总线持有者，以减少所造成的静态功耗
浮动的，未使用的引脚。巴士持有者也省去了外部偏置
电阻上未使用的引脚。当数据总线没有被驱动，由DSP ，总线
持有人保持引脚上的最近一次驱动的逻辑电平。数据总线
该DSP的持有人禁止在复位，并通过BH位可以启用/禁用
的BSCR 。
（ LSB ）
（ LSB ）
初始化，中断和复位引脚
IACK
O / Z
中断应答信号。 IACK表示收到中断和程序计数器取
中断向量的位置由A15-0指定。 IACK也进入高阻状态时关闭
是低的。
外部用户中断输入。 INT0-3的优先次序，并通过中断屏蔽寄存器屏蔽的
中断模式位。这些引脚的状态可通过中断标志寄存器的方式进行查询。
INT0
INT1
INT2
INT3
NMI
I
I
不可屏蔽中断。 NMI是一个外部中断不能由INTM或IMR中的方式来加以屏蔽。
当NMI被激活，处理器陷阱相应的向量位置。
† I =输入， O =输出，Z =高阻抗，S =电源
6
SPRS007B
2001年11月 - 修订2003年7月
ETC [ ETC ]
