MAX 9000可编程逻辑器件系列数据手册
对于已注册的函数，每个宏单元的寄存器可以单独
编程为D，T， JK或SR运行具有可编程时钟
控制权。触发器也可以被绕过的组合操作。
在设计输入中，用户指定想要的寄存器类型;该
MAX + PLUS II软件，然后选择最有效的寄存器操作
对于每个已注册的功能，以优化资源利用。
每一个可编程寄存器的时钟可以在三种不同的模式：
■
无论是通过全局时钟信号。这种模式实现了最快的时钟，用于─
输出性能。
通过全局时钟信号和高电平有效时钟使能启用。
此模式可提供每个触发器的使能，同时还实现
全局时钟的高速时钟至输出性能。
通过用一个乘积项实现的阵列时钟。在这种模式下，
触发器的时钟可以通过埋宏单元或I / O引脚的信号。
■
■
两个全局时钟信号是可用的。如图
图2中，
这些全球
时钟信号可以是真或任一全局时钟的补
销（ DIN1和
DIN2).
每个寄存器还支持异步预置和清除功能。如
所示
图3中，
产品期限选择矩阵分配乘积项
来控制这些操作。虽然产品的长期驱动的预设，
清除输入到寄存器是可以得到有效高电平，低电平有效控制
通过反转逻辑阵列内的信号。此外，每个寄存器
清除功能可以通过专用的全局清零引脚被单独驱动
（ DIN3 ） 。全球明确的可以设置为高电平或低电平有效
操作。
所有MAX 9000宏单元提供了双输出结构，可提供
在相同的独立的寄存器和组合逻辑输出
宏单元。这个功能是通过一个过程称为寄存器实现
包装。当寄存器的包装时，该乘积项选择矩阵
分配一个乘积项到寄存器的D输入端，而
剩余的产物术语可以被用于实现无关
组合逻辑。的登记和的组合输出
宏蜂窝可以养活无论是FastTrack网络互连或LAB地方
数组。
Altera公司。
9
ETC [ ETC ]
