欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC5202-5VQ100I 参数 Datasheet PDF下载

XC5202-5VQ100I图片预览
型号: XC5202-5VQ100I
PDF下载: 下载PDF文件 查看货源
内容描述: 现场可编程门阵列(FPGA)的\n [Field Programmable Gate Array (FPGA) ]
分类和应用: 现场可编程门阵列可编程逻辑时钟
文件页数/大小: 73 页 / 583 K
品牌: ETC [ ETC ]
 浏览型号XC5202-5VQ100I的Datasheet PDF文件第61页浏览型号XC5202-5VQ100I的Datasheet PDF文件第62页浏览型号XC5202-5VQ100I的Datasheet PDF文件第63页浏览型号XC5202-5VQ100I的Datasheet PDF文件第64页浏览型号XC5202-5VQ100I的Datasheet PDF文件第66页浏览型号XC5202-5VQ100I的Datasheet PDF文件第67页浏览型号XC5202-5VQ100I的Datasheet PDF文件第68页浏览型号XC5202-5VQ100I的Datasheet PDF文件第69页  
R
XC5200 Series Field Programmable Gate Arrays  
Boundary Scan  
Pin  
Description  
PC84 TQ144 PQ160 TQ176 PQ208 PG223 BG225 PQ240  
Order  
39  
42  
45  
51  
54  
-
180.  
181.  
182.  
183.  
184.  
I/O  
I/O  
I/O  
I/O  
I/O  
-
-
-
-
117  
-
-
-
-
N4  
P2  
T1  
R1  
N2  
-
D11  
A12  
C11  
B11  
E10  
GND*  
-
190  
191  
192  
193  
194  
129  
130  
-
141  
142  
-
167  
168  
169  
170  
-
-
-
-
-
-
-
-
-
-
-
-
GND  
I/O  
I/O  
I/O  
I/O  
VCC  
-
118  
119  
120  
-
131  
132  
133  
-
143  
144  
145  
-
171  
172  
173  
-
M3  
P1  
N1  
M4  
L4  
-
196  
197  
198  
199  
200  
201  
202  
203  
205  
206  
207  
208  
209  
210  
211  
-
185.  
186.  
187.  
188.  
-
A11  
D10  
C10  
B10  
VCC*  
A10  
D9  
57  
66  
69  
75  
-
-
-
-
-
-
-
-
-
-
-
-
-
189.  
190.  
191.  
192.  
193.  
194.  
195.  
196.  
I/O (A4)  
I/O (A5)  
I/O  
81  
82  
-
121  
122  
-
134  
135  
-
146  
147  
148  
149  
150  
151  
152  
153  
154  
174  
175  
176  
177  
178  
179  
180  
181  
182  
M2  
M1  
L3  
L2  
L1  
K1  
K2  
K3  
K4  
78  
81  
87  
90  
93  
99  
102  
105  
-
C9  
I/O  
-
-
136  
137  
138  
139  
140  
141  
B9  
I/O  
-
123  
124  
125  
126  
127  
A9  
I/O  
-
E9  
I/O (A6)  
I/O (A7)  
GND  
83  
84  
1
C8  
B8  
GND*  
7
Additional No Connect (N.C.) Connections for PQ208 and PQ240 Packages  
PQ208  
105  
PQ240  
143  
1
3
53  
54  
157  
158  
206  
207  
208  
22  
37  
83  
98  
219  
107  
158  
51  
52  
102  
104  
155  
195  
156  
204  
Notes: * Pins labeled VCC* are internally bonded to a VCC plane within the BG225 package. The external pins are: B2, D8, H15, R8,  
B14, R1, H1, and R15.  
Pins labeled GND* are internally bonded to a ground plane within the BG225 package. The external pins are: A1, D12, G7,  
G9, H6, H8, H10, J8, K8, A8, F8, G8, H2, H7, H9, J7, J9, M8.  
Boundary Scan Bit 0 = TDO.T  
Boundary Scan Bit 1 = TDO.O  
Boundary Scan Bit 1056 = BSCAN.UPD  
Pin Locations for XC5215 Devices  
The following table may contain pinout information for unsupported device/package combinations. Please see the  
availability charts elsewhere in the XC5200 Series data sheet for availability information.  
Pin  
Description  
PQ160  
142  
143  
144  
145  
146  
-
HQ208  
183  
HQ240  
212  
213  
214  
215  
216  
217  
218  
220  
PG299  
K1  
BG225  
VCC*  
E8  
BG352  
VCC*  
D14  
Boundary Scan Order  
VCC  
-
1.  
I/O (A8)  
I/O (A9)  
I/O  
184  
K2  
138  
141  
147  
150  
153  
159  
162  
2.  
3.  
4.  
5.  
6.  
7.  
185  
K3  
B7  
C14  
186  
K5  
A7  
A15  
I/O  
187  
K4  
C7  
B15  
I/O  
188  
J1  
D7  
C15  
I/O  
-
189  
J2  
E7  
D15  
I/O (A10)  
147  
190  
H1  
A6  
A16  
November 5, 1998 (Version 5.2)  
7-147  
 复制成功!