Z8 Encore! XP® F08xA Series
Product Specification
xvi
Table 58. Watch-Dog Timer Reload Upper Byte Register (WDTU) . . . . . . . . . . 83
Table 59. Watch-Dog Timer Reload High Byte Register (WDTH) . . . . . . . . . . . 83
Table 60. Watch-Dog Timer Reload Low Byte Register (WDTL). . . . . . . . . . . . 83
Table 61. UART Transmit Data Register (U0TXD) . . . . . . . . . . . . . . . . . . . . . . 95
Table 62. UART Receive Data Register (U0RXD). . . . . . . . . . . . . . . . . . . . . . . 96
Table 63. UART Status 0 Register (U0STAT0) . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 64. UART Status 1 Register (U0STAT1) . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 65. UART Control 0 Register (U0CTL0). . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 66. UART Control 1 Register (U0CTL1). . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 67. UART Address Compare Register (U0ADDR). . . . . . . . . . . . . . . . . 101
Table 68. UART Baud Rate High Byte Register (U0BRH). . . . . . . . . . . . . . . . 101
Table 69. UART Baud Rate Low Byte Register (U0BRL) . . . . . . . . . . . . . . . . 101
Table 70. UART Baud Rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Table 71. ADC Control Register 0 (ADCCTL0) . . . . . . . . . . . . . . . . . . . . . . . . 117
Table 72. ADC Control/Status Register 1 (ADCCTL1). . . . . . . . . . . . . . . . . . . 119
Table 73. ADC Data High Byte Register (ADCD_H) . . . . . . . . . . . . . . . . . . . . 120
Table 74. ADC Data Low Bits Register (ADCD_L). . . . . . . . . . . . . . . . . . . . . . 120
Table 75. ADC High Threshold High Byte (ADCTH) . . . . . . . . . . . . . . . . . . . . 121
Table 76. ADC Low Threshold High Byte (ADCTL) . . . . . . . . . . . . . . . . . . . . . 121
Table 77. Comparator Control Register (CMP0) . . . . . . . . . . . . . . . . . . . . . . . 123
Table 78. Z8 Encore! XP“ F08xA Series Flash Memory Configurations . . . . . 126
Table 79. Flash Code Protection Using the Flash Option Bits . . . . . . . . . . . . . 131
Table 80. Flash Control Register (FCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 81. Flash Status Register (FSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 82. Flash Page Select Register (FPS) . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Table 83. Flash Sector Protect Register (FPROT). . . . . . . . . . . . . . . . . . . . . . 136
Table 84. Flash Frequency High Byte Register (FFREQH) . . . . . . . . . . . . . . . 137
Table 85. Flash Frequency Low Byte Register (FFREQL). . . . . . . . . . . . . . . . 137
Table 86. Trim Bit Address Register (TRMADR) . . . . . . . . . . . . . . . . . . . . . . . 140
Table 87. Trim Bit Data Register (TRMDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
PS024705-0405
P R E L I M I N A R Y
List of Tables
ZILOG [ ZILOG, INC. ]
