欢迎访问ic37.com |
会员登录 免费注册
发布采购

Z8F021APH020SC 参数 Datasheet PDF下载

Z8F021APH020SC图片预览
型号: Z8F021APH020SC
PDF下载: 下载PDF文件 查看货源
内容描述: Z8喝采! XP -R 4K系列高性能8位微控制器 [Z8 Encore! XP-R 4K Series High-Performance 8-Bit Microcontrollers]
分类和应用: 微控制器和处理器外围集成电路光电二极管时钟
文件页数/大小: 276 页 / 3422 K
品牌: ZILOG [ ZILOG, INC. ]
 浏览型号Z8F021APH020SC的Datasheet PDF文件第12页浏览型号Z8F021APH020SC的Datasheet PDF文件第13页浏览型号Z8F021APH020SC的Datasheet PDF文件第14页浏览型号Z8F021APH020SC的Datasheet PDF文件第15页浏览型号Z8F021APH020SC的Datasheet PDF文件第17页浏览型号Z8F021APH020SC的Datasheet PDF文件第18页浏览型号Z8F021APH020SC的Datasheet PDF文件第19页浏览型号Z8F021APH020SC的Datasheet PDF文件第20页  
Z8 Encore! XP® 4K Series  
Product Specification  
xvi  
Table 28. Port A–C Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . 46  
Table 29. Port A–D Output Data Register (PxOUT). . . . . . . . . . . . . . . . . . . . . . 47  
Table 30. LED Drive Enable (LEDEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47  
Table 31. LED Drive Level High Register (LEDLVLH) . . . . . . . . . . . . . . . . . . . . 48  
Table 32. LED Drive Level Low Register (LEDLVLL). . . . . . . . . . . . . . . . . . . . . 48  
Table 33. Trap and Interrupt Vectors in Order of Priority . . . . . . . . . . . . . . . . . . 51  
Table 34. Interrupt Request 0 Register (IRQ0) . . . . . . . . . . . . . . . . . . . . . . . . . 55  
Table 35. Interrupt Request 1 Register (IRQ1) . . . . . . . . . . . . . . . . . . . . . . . . . 56  
Table 36. Interrupt Request 2 Register (IRQ2) . . . . . . . . . . . . . . . . . . . . . . . . . 56  
Table 37. IRQ0 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . 57  
Table 38. IRQ0 Enable High Bit Register (IRQ0ENH) . . . . . . . . . . . . . . . . . . . . 57  
Table 39. IRQ0 Enable Low Bit Register (IRQ0ENL). . . . . . . . . . . . . . . . . . . . . 57  
Table 40. IRQ1 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . 58  
Table 41. IRQ1 Enable High Bit Register (IRQ1ENH) . . . . . . . . . . . . . . . . . . . . 58  
Table 42. IRQ1 Enable Low Bit Register (IRQ1ENL). . . . . . . . . . . . . . . . . . . . . 59  
Table 43. IRQ2 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . 59  
Table 44. IRQ2 Enable High Bit Register (IRQ2ENH) . . . . . . . . . . . . . . . . . . . . 59  
Table 45. IRQ2 Enable Low Bit Register (IRQ2ENL). . . . . . . . . . . . . . . . . . . . . 60  
Table 46. Interrupt Edge Select Register (IRQES). . . . . . . . . . . . . . . . . . . . . . . 60  
Table 47. Shared Interrupt Select Register (IRQSS) . . . . . . . . . . . . . . . . . . . . . 61  
Table 48. Interrupt Control Register (IRQCTL) . . . . . . . . . . . . . . . . . . . . . . . . . 61  
Table 49. Timer 0–1 High Byte Register (TxH) . . . . . . . . . . . . . . . . . . . . . . . . . 76  
Table 50. Timer 0–1 Low Byte Register (TxL) . . . . . . . . . . . . . . . . . . . . . . . . . . 76  
Table 51. Timer 0–1 Reload High Byte Register (TxRH) . . . . . . . . . . . . . . . . . . 77  
Table 52. Timer 0–1 Reload Low Byte Register (TxRL). . . . . . . . . . . . . . . . . . . 77  
Table 53. Timer 0–1 PWM High Byte Register (TxPWMH) . . . . . . . . . . . . . . . . 77  
Table 54. Timer 0–1 Control Register 0 (TxCTL0). . . . . . . . . . . . . . . . . . . . . . . 78  
Table 55. Timer 0–1 PWM Low Byte Register (TxPWML). . . . . . . . . . . . . . . . . 78  
Table 56. Timer 0–1 Control Register 1 (TxCTL1). . . . . . . . . . . . . . . . . . . . . . . 79  
Table 57. Watch-Dog Timer Approximate Time-Out Delays . . . . . . . . . . . . . . . 84  
PS022815-0206  
List of Tables