MT88E43B
项
信号电平
迪FF erential
（扭）
不需要的
信号的
传输
率
WORD格式
BT
截至6分贝
Bellcore实验室
达至10dB
2
数据表
< = -20dB
(300-3400Hz)
1200波特率
±±
1%
1个起始位（逻辑
0），8位字
（ LSB在前）， 1
10位停止位
（逻辑1 ）
< = -25dB
(0-4kHz)
3
1200波特率
±±
1%
1个起始位（逻辑
0），8位字
（ LSB在前） ，
1个停止位
（逻辑1 ）
4
表2 - FSK特点
1.信号功率以dBm参考600
欧姆在CPE塞尖/塞环（A / B）的接口。
2， SR- 3004 ，第2期， 1995年1月。
3.频率范围被指定在GR- 30 -CORE 。
4.最多20个标记可以插入到特定的地方，在一个单一的
或多个数据消息。
在表2中描述的FSK特性列于BT和的Bellcore规范。 BT的信号频率
符合CCITT V.23 。在Bellcore的频率对应于贝尔202的英国CCA要求TE
能够同时接收CCITT V.23和贝尔202 ，如BT和Bellcore的规格说明。该MT88E43
与这两种格式无需任何调节兼容。
•
三线式的用户界面
该MT88E43提供了强大的双模式3线接口，使得在解调的FSK的8位数据字
比特流，而不需要任何外部UART或用于在TE / CPE的微控制器将被提取
在软件中执行的UART功能。该接口是专门为1200波特速率设计为
包括数据， DCLK （数据时钟）和DR （数据就绪）引脚。两种模式（模式0和1）是可选择的
通过设备的MODE引脚的控制：在模式0中，数据传输由MT88E43发起的;在模式1 ，数据传输
is
开始
by
该
外
微控制器。
模式0
这种模式被选择时， MODE引脚为低电平。它是在哪里开始数据传输的MT8841兼容模式
通过该设备。
在这种模式下， MT88E43接收FSK信号，对其进行解调，并且将数据直接输出到DATA引脚
（参见图14）。对于每个接收到的停止和启动的位序列，所述MT88E43输出一个固定频率时钟
串8个脉冲在DCLK引脚。在每个数据位单元的中心每个时钟上升沿出现。 DCLK不
对于停止生成，并开始位。因此， DCLK将时钟才有效数据到外围设备如
串行到并行移位寄存器或一个微控制器。该MT88E43还输出脉冲字的一端（数据就绪）
在DR引脚。数据就绪信号表明，每10位字的接收（包括起始位和停止位）发送
从网络到TE / CPE 。该DR信号可以用于中断微控制器。 DR也可引起
串行到并行转换为并行装载它的数据到一个微控制器。在模式0的数据引脚也可以连接
到个人计算机的从CMOS转换为RS-232电压电平之后的串行通信端口。
模式1
这种模式被选择时， MODE引脚为高电平。在此模式下，微控制器用品读脉冲（ DCLK ），以
移8位数据字从MT88E43的，到DATA引脚。该MT88E43断言DR来表示字
边界和指示一个新字已经变为可用的微处理器（见图16）。
10
卓联半导体公司
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
