MT8888C
数据表
20引脚塑料DIP / SOIC
24引脚SSOP
图2 - 引脚连接
引脚说明
针＃
20
1
2
3
4
5
6
7
24
1
2
3
4
5
6
7
28
1
2
4
6
7
8
9
名字
IN +
IN-
GS
V
REF
V
SS
非反相
运算放大器的输入端。
反相
运算放大器的输入端。
增益选择。
可以访问前端差动放大器的输出为
反馈电阻器的连接。
参考电压
输出（V
DD
/2).
地（ 0V ） 。
描述
OSC1 DTMF时钟/振荡器输入。 4.7 MΩ电阻连接到VSS ，如果晶体振荡器
使用。
OSC2
振荡器
输出。一个3.579545 MHz的晶振连接在OSC1和OSC2之间
完成了内部振荡电路。离开开路时， OSC1驱动
外部。
音输出从内部DTMF发送器。
WR
CS
RS0
RD
写
微处理器的输入。 TTL兼容。
芯片选择
输入。低电平有效。此信号必须由外部地址资格
锁存使能（ ALE ）信号，见图14 。
寄存器选择
输入。请参阅表3位解释。 TTL兼容。
读
微处理器的输入。 TTL兼容。
8
9
10
11
12
13
10
11
12
13
14
15
12
13
14
15
17
18
IRQ / CP
中断请求/呼叫进程
（漏极开路）输出。在中断模式下，该
输出变低时，一个有效的DTMF音调脉冲串被发送或接收。
在呼叫进程模式下，此引脚将输出一个矩形代表的信号
在输入端的运算放大器的输入信号施加。输入信号必须在该
呼叫进展滤波器的带宽限制，参见图8 。
D0-D3
微处理器数据总线。
高阻抗，当CS = 1或RD = 1 。
TTL兼容。
14-17 18-21 19-22
2
卓联半导体公司
音
WR
CS
RSO
NC
RD
IRQ / CP
IN +
IN-
GS
VREF
VSS
OSC1
OSC2
音
WR
CS
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VDD
ST / GT
美东时间
D3
D2
D1
D0
IRQ / CP
RD
RS0
IN +
IN-
GS
VREF
VSS
OSC1
OSC2
NC
NC
音
WR
CS
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VDD
ST / GT
美东时间
D3
D2
D1
D0
NC
NC
IRQ / CP
RD
RS0
12
13
14
15
16
17
18
NC
VREF
VSS
OSC1
OSC2
NC
NC
4
3
2
1
28
27
26
GS
NC
IN-
IN +
VDD
ST / GT
美东时间
5
6
7
8
9
10
11
•
25
24
23
22
21
20
19
NC
NC
NC
D3
D2
D1
D0
28引脚PLCC
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
