MA2901
引脚说明
名字
A
0-3
B
0-3
I
0-8
I / O
I
I
描述
这四个地址输入到寄存器堆栈用于选择一个寄存器，其
内容是通过一个端口显示
这四个地址输入到寄存器堆栈用于选择一个寄存器，其
内容是通过B端口，并在其中新的数据可被写入显示
当时钟变为低电平
这九个指令控制线。用于确定哪些数据源将是
施加到ALU （我
0,1,2
） ，什么功能的ALU将执行（我
3,4,5
） ，以及什么
数据是在Q寄存器或寄存器堆（我要沉积
6,7,8
)
于Q寄存器的MSB （Q换档线
3
）和寄存器堆（RAM
3
).
电这些线是三态输出连接到TTL输入内部
该设备。当在我的目的地代码
6,7,8
指示向上移位（八路6或7）
三态输出使能， Q-寄存器的MSB可在
在Q
3
引脚和ALU输出的MSB可在RAM
3
引脚。
否则，三态输出电OFF（高阻抗）和
引脚电LS- TTL逻辑电平。当目标代码调用一个向下
移，该引脚用作数据输入到Q -寄存器的MSB （八路4）
和RAM （八路4或5）
喜欢Q换挡线
3
和RAM
3
的，但在最低位的Q寄存器和RAM 。这些
引脚连接到Q
3
和RAM
3
相邻的设备传送数据的标签
用于向上和向下的Q寄存器和ALU的数据的移位装置之间。
直接数据输入。可被选择作为ALU的一项所述的四比特数据字段
数据源的数据输入到所述装置D
0
是LSB
这四个数据输出。这些都是三态输出线。当他们被启用，
它们显示ALU的任一所述四个输出或数据的在A端口
寄存器堆栈，由目标代码中，我确定
6,7,8.
输出使能。当OEN为高电平时，Y输出为OFF;当OEN为低时，所述
Ÿ输出有效（高或低）
进位产生和传播的内部ALU的输出。这些信号是
与MA2901的先行进位使用。
溢出。该引脚为逻辑上的进位的异或和进位输出的
MSB ALU的。在该单词的最显著端，该管脚指示
算术二的补码运算的结果已溢出到符号位
这是一个集电极开路输出，变高（ OFF） ，如果在四个ALU数据
输出端F
0-3
都低。在正逻辑，则表示该ALU的结果
操作零
最显著ALU的输出位。
搬入到内部的ALU 。
进，出内部ALU ALU的。
时钟输入。在Q寄存器和堆栈寄存器输出的时钟改变
低 - 高过渡。时钟低电平时间在内部写使能的
16 ×4的RAM这损害了“主人”锁存寄存器堆栈。而
时钟为低电平时， “从”锁定在RAM的输出被关闭时，存储所述
数据预先在RAM的输出。这使得同步主从
寄存器堆栈的操作。
图8 ：引脚说明
I
Q
3
内存
3
I / O
Q
0
内存
0
D
0-3
Y
0-3
OEN
GN ， PN
OVR
I / O
I
O
I
O
O
F=0
O
F
3
C
n
C
n
+ 4
CP
O
I
O
I
6
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
