P
R
E
L
I M
I N
A
R
Y
D A
T
A
S
ħ ê
E
T
XpressFlow -2001系列 -
以太网交换机芯片组
4.2管理总线接口
EA-224
4端口10 / 100M以太网接入控制器
支持16位数据总线
支持早期的RDY周期
符合Intel / AMD的时序要求
186系列处理器
支持1X或2X CPU时钟
2X CPU时钟为386系列处理器
提供了一个中断信号切换
经理CPU
支持各种工业标准的微
处理器包括：
英特尔186 ， 386和486系列或等同
摩托罗拉MPC系列嵌入式处理器
很容易适应其他行业标准的CPU
提供了独立的地址和数据总线
支持大型& little endian字节顺序
4.2.1引脚说明
符号
P_C [4 ：0]的
TYPE
姓名&功能
CMOS输入
处理器的配置位[ 4 ： 0 ]
- 在复位周期，
P_C [4 ：0]引脚提供了处理器的配置。通过使用外部
弱上拉或下拉电阻，它们定义了外部管理
总线接口配置。这些输入进行采样，尾随
复位周期的边缘。
C [ 0 ] - 定义CPU的时钟输入1X或2X时钟
C [ 1 ] - 要么选择或大或小endian字节顺序
C [ 2 ] - 定义P_RWC的极性（ RD / WR控制）输入
C [ 3] - 定义CPU总线宽度 - 对于EA- 208 ，它是默认为16位的CPU
总线接口，与该位的设置将被忽略。
C [ 4] - 定义P_RDY和P_D之间的时序关系[15：0 ]有效。
如果C [4]为高电平时， P_D [15：0 ]分别是沿在同一时钟周期有效
作为P_RDY是断言。如果C [4]是低，则P_RDY被置1
时钟周期的早期前方P_D [15 ：0]是有效的。
C[0]
CPU时钟
Lo
Hi
1个钟
2X时钟
C[1]
字节顺序
小端
大端
C[2]
RWC
P_R / W＃
P_W / R ＃
C[3]
总线规格
不适用
不适用
C[4]
RDY时间
正常
早
复位后，这些引脚用作
XpressFlow
总线数据位[ 31:27 ] 。
P_A [11 ： 1 ]中的TTL （ 5VT ）
地址总线的位[ 11 ：1]
- I / O端口地址
P_D [ 15 ： 0 ] TTL I / O- TS
数据总线的位[ 15：0]
- 一个16位的同步数据总线。
(5VT)
P_ADS ＃ TTL输入（ 5VT ）
地址选通
- 表示有效地址总线上
P_RWC TTL输入
读/写控制
- 表示当前总线周期是读或写
(5VT)
周期。 C [ 1]中所述的复位周期定义该信号的极性。
C[1]=0
C[1]=1
P_R / W＃
用于的PowerPC或其它类似的处理器。
P_W / R ＃
用于386 ， 486或其它类似的处理器
P_RDY ＃ TTL输出-OD
数据就绪
- 时间表示总线数据有效
P_BS16 ＃ TTL输出-OD
总线宽度16
- 响应总线主控器的EA208仅支持16位
位数据总线宽度。
P_CS ＃
TTL输入
芯片选择
- 表示
XpressFlow
发动机是为电流的目标
(5VT)
租总线操作。
P_INT
?
CMOS输出
中断请求
切换到CPU经理
这个信号的极性
放
输出是通过芯片配置寄存器进行编程。
P_RST ＃ TTL在-ST
CPU复位
- 从开关经理CPU同步复位输入
(5VT)
P_CLK
在TTL （ 5VT ）
CPU时钟
- 2X时钟为386家，而1X时钟为他人
©1997卓联半导体公司
页数： 10
修订版4.0 -12月，1997
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
