R
斯巴达和Spartan- XL FPGA系列数据手册
斯巴达和Spartan- XL设备提供系统时钟
速度超过80 MHz和内部性能
超过150兆赫。除了常规的好处
高容量的可编程逻辑解决方案，斯巴达
系列FPGA还提供片上边沿触发的单端口
和双端口RAM ，时钟使能对所有的触发器，快速进位
逻辑，和许多其他功能。
斯巴达/ XL系列采用了非常成功的
XC4000架构，许多家庭的功能和
好处。技术的进步已经导出
从XC4000XLA进程的发展。
可配置逻辑块（CLB ）
的的CLB用于实现大部分的逻辑中的
FPGA 。主体CLB元素显示在simpli-
在田间框图
图2中。
有三种查找
表（ LUT ），其被用作逻辑函数发生器
两个触发器和两组信号操纵多路转换器。
也有通过提供一些更高级的功能
这将包括在该CLB
函数发生器
两个16× 1存储器的查找表（F -LUT和G- LUT）是
用于实现4输入函数发生器，每一个优惠 -
荷兰国际集团无限制的逻辑实现的任意布尔函数
化多达四个独立的输入信号（ F1至F4或G1
至G4 ） 。使用存储器查找表的传播延迟
是独立实现的功能。
第三个3输入函数发生器（ H- LUT ）可以实现
它的三个输入任何布尔函数。其中的两个输入端
通过可编程多路控制（见框"A"
图2）。
这些输入可以来自F- LUT或G -LUT
输出或从CLB输入。第三个输入总是
从CLB的输入。在CLB能，因此，实现CER的
高达9泰恩输入功能，如奇偶校验。该
3个LUT中的CLB也可以结合做任何arbi-
trarily定义的五个输入的布尔函数。
逻辑功能描述
斯巴达系列采用的是标准的FPGA结构
所示
图1 ，第2页。
在FPGA组成的阵列的
的可配置逻辑块（ CLB）是放置在一个矩阵
布线通道。的信号的输入和输出是
通过形成一组输入/输出块（ IOB的）实现
周围的CLB和布线通道的环。
•
•
•
CLB中提供了实现的功能元素
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
布线通道提供路径来互连
输入端和所述的CLB和IOB的输出。
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
3
XILINX [ XILINX, INC ]
