0
Virtex-4的三模式嵌入式
以太网MAC封装V4.4
DS307 2007年2月15日
0
0
产品speci fi cation
介绍
在的LogiCORE ™ Virtex-4的™嵌入式三态
以太网媒体访问控制器（ MAC）的包装
自动化的HDL封装文件生成的
三态以太网MAC中的Virtex- 4 FX器件使用
赛灵思的CORE Generator ™ 。
VHDL和Verilog实例化模板可供选择
库指南针对Virtex - 4以太网MAC中
原始的;然而，由于复杂性和大
端口号，的CORE Generator简化了英特
以太网MAC的格雷申通过提供高密度脂蛋白应试
普莱斯基于用户可选择的配置。
家庭支持
性能
的LogiCORE事实
的Virtex- 4 FX
为10 Mbps ， 100 Mbps的1 Gbps的
比如设计资源
切片
的LUT
FFS
块RAM
DCM
BUFG
包装亮点
优化的时钟逻辑
硬件验证
HDL设计实例
示范试验台
提供包装
文档
产品speci fi cation
入门指南
用户指南
2
HDL设计实例，
示范试验台，脚本
用户约束文件（ UCF ）
实施例的FIFO连接到客户机I / F
演示测试环境
设计工具需求
支持高密度脂蛋白
合成
赛灵思工具
仿真工具
（ SWIFT兼容
需要模拟器）
VHDL和/或Verilog
XST 9.1i软件套件
ISE ™ 9.1i软件套件
导师的ModelSim® 6.1E
Cadence的IUS ™
3
366-1112
1
420-1233
1
432-1355
1
4-8
1
0-2
1
2-8
1
特点
•允许选择一个或两个以太网MAC
（ EMAC0 / EMAC1 ）的嵌入式以太网
MAC原始
•连接的基础上EMAC0 / EMAC1领带断销
用户选项
•提供用户可配置的以太网MAC物理
接口，包括
- 支持MII ， GMII ， RGMII V1.3 ， V2.0 RGMII ，
SGMII和1000BASE -X PCS / PMA接口
- 实例化时钟缓冲器， DCM的，个RocketIO ™
千兆位级收发器（MGT ）和逻辑
需要为选定的物理接口
•提供一个简单的FIFO回送实例设计，
其连接到MAC客户端接口
•提供基于一个简单的演示测试平台
所选择的配置
•包括用于DCR一个低级别的驱动程序的一个示例
访问
•生成VHDL或Verilog
设计文件格式
约束文件
设计实例
1.精确数量取决于用户的配置;看
2。
的Virtex - 4嵌入式三态以太网MAC用户指南
is
下的相关信息区域中可用
3.脚本提供了导师的ModelSim和Cadence IUS只。
© 2007 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx公司的所有其他商标均为其各自的属性
业主。赛灵思提供了这样的设计，代码或信息"as is."通过提供设计，代码或信息作为一种可能的实现这个功能，应用程序或标准，赛灵思
不保证该实现不受侵犯的任何索赔要求。您是负责获取您可能需要为您实现任何权利。赛灵思明确
不承担任何担保方面的执行是否充分，包括但不限于任何担保或表示，这是实现无索赔
侵权及适销性或针对特定用途的任何默示保证。
DS307 2007年2月15日
产品speci fi cation
1
XILINX [ XILINX, INC ]
