d
0
®
XC1800系列在系统中
可编程配置
PROM的
0
6*
1999年9月17日（版本1.3 ）
初步产品规格
特点
•
在系统可编程3.3V PROM的配置
赛灵思FPGA
- 10,000节目耐力/擦除周期
- 编程/擦除，覆盖整个商业的电压和
温度范围
IEEE 1149.1边界扫描（ JTAG ）支持
简单的界面，在FPGA ;可以被配置为
只用一个用户I / O引脚
级联存储较长或多个比特流
双配置方式
- 串行慢/快配置（最多15兆赫） 。
- 并行
低功耗的先进CMOS工艺的FLASH
5 V容限I / O引脚接受5 V ， 3.3 V和2.5 V信号。
3.3 V或2.5 V的输出能力
可在PC20 ， SO20 ， PC44和VQ44包。
利用赛灵思联盟和设计支持
基础系列软件包。
标准FPGA的JTAG命令启动
配置。
描述
赛灵思推出的XC1800系列在系统编程的
梅布尔配置PROM 。在这最初的3.3V器件
家庭是4兆， 2兆， 1兆， 512
千位， 256千比特和128 Kbit的PROM ，提供了一个
易于使用，具有成本效益的方法，用于重新编程和
存储大量的Xilinx FPGA或CPLD配置比特
流。
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。一个简短的访问
上升CCLK时间后，数据可在PROM
数据（D0 ）引脚，其连接到FPGA的DIN管脚。该
FPGA中产生的时钟脉冲的适当数量
完成配置。当FPGA在从动
串行模式下， PROM和FPGA的时钟由
外部时钟。
当FPGA是在高速或SelectMAP模式，一个
外部振荡器会产生配置时钟
驱动PROM和FPGA中。后上升CCLK
边，数据都可以在PROM的数据（ D0 - D7 ）
销。这些数据将被移入FPGA上的后续
荷兰国际集团在CCLK的上升沿。无论是快，也不选择 -
MAP利用一个长度计数，所以一个自由运行的振荡器
可被使用。看
图5
多个设备可以通过使用总裁被串联
输出以驱动以下设备的CE输入。该
时钟输入，所有的PROM在这个数据输出
链是相互关联的。所有设备都兼容，
可以与家庭的或与其它部件进行级联
在XC1700L一次性可编程串行PROM家庭。
CLK CE
OE /复位
•
•
•
•
•
•
•
•
•
•
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
or
并行
接口
首席执行官
D0数据
（串行或并行
（快递/ SelectMAP ）
模式）
D1 - D7
快速模式和
SelectMAP接口
CF
99020300
图1 ： XC1800系列框图
1999年9月17日（版本1.3 ）
1
XILINX [ XILINX, INC ]
