0
R
XC9500XV系列高性能
CPLD
0
6
DS049 （ V2.0 ） 2001年1月15日
先期产品技术说明
特点
•
优化的高性能2.5V系统
-
-
-
-
-
•
-
-
-
-
-
-
-
-
-
-
•
3.5 ns的引脚对引脚的逻辑延迟
小尺寸封装，包括VQFPs ， TQFPs
和CSP （芯片级封装）
低功耗运行
多电压操作
FastFLASH技术
在系统可编程
输出银行（ XC95144XV ， XC95288XV ）
高级引脚锁定和可布线与
快速连接II™开关矩阵
特宽54输入功能块
截至90产品方面每个宏单元与
个别产品的长期配置
本地时钟反演三个全球一
乘积项时钟
每个输出引脚与当地各个输出使能
逆温
上的所有用户和边界扫描引脚输入滞后
输入
对所有用户PIN输入总线保持电路
完整的IEEE标准1149.1边界扫描（ JTAG ）
在所有设备上的支持
36到288个宏单元，以800〜 6400可用
门
系列概述
该XC9500XV家庭是一个2.5V CPLD系列针对
高性能，在前缘低电压应用
通信和计算系统，其中，高
设备的可靠性和低功耗是非常重要的。
每个XC9500XV器件支持在系统编程
（ ISP）和全IEEE 1149.1 （ JTAG ）边界扫描，
让卓越的调试和设计迭代能力
小外形封装。该XC9500XV家庭
设计与赛灵思Spartan- XL和Vir-紧密合作
TEX FPGA系列，使系统设计人员进行分区
逻辑优化之间的快速接口电路和高树突
sity通用逻辑。如图
表1
逻辑丹麦
该XC9500XV设备sity范围为800至6400
可用门36至288寄存器，分别。多种
封装选项和相关的I / O容量显示在
表2中。
该XC9500XV家庭成员完全引脚的COM
在多个树突兼容，便于移植设计
在一个给定的封装尺寸sity选项。
该XC9500XV建筑特色解决要求一
在系统可编程的求。增强的引脚锁定
功能可避免代价高昂的返工板。在系统编程
明整个完整的商业经营范围和
编程耐久性的评价提供无忧
系统的现场升级，重新配置。扩展数据
支持保留时间更长，更可靠的系统operat-
荷兰国际集团的生活。
先进的系统功能包括输出压摆率控制
和用户可编程的接地引脚，以帮助降低系统
噪声。每个用户引脚与3.3V ， 2.5V和1.8V兼容
输入和输出可以为被构造3.3V，2.5V ，或
1.8V操作。该XC9500XV器件具有对称
全2.5V的输出电压摆幅，让均衡的兴衰
次。
先进的系统功能
四款引脚兼容的器件密度
-
•
•
•
•
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
-
-
万编程/擦除周期耐力评级
20年的数据保存
体系结构描述
每个XC9500XV设备是一个子系统构成的多
PLE功能块（FB ）和I / O模块（IOB ）完全互
通过快速连接II开关矩阵连接。该IOB
提供了缓冲装置的输入和输出。每个FB
提供了超宽的54可编程逻辑能力
输入和18输出。快速连接II开关矩阵
连接所有FB输出和输入信号到FB输入。
对于每个FB的，最多18输出（取决于包
引脚数）和相关联的输出使能信号驱动
直接到IOB的。看
图1 。
•
•
采用3.3V核心XC9500XL系列引脚兼容
普通包装的足迹
热插拔功能
©2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS049 （ V2.0 ） 2001年1月15日
先期产品技术说明
1-800-255-7778
1
XILINX [ XILINX, INC ]
