R
从商业XC设备关键功能差异
•
AEC -Q100认证设备和完整的生产部分
批准程序（ PPAP ）文档支持
在这两个扩展级温度I-提供
Q-等级
保证满足全面的电气性能比
T
J
= -40 ° C至+ 125°C的温度范围内（Q级）
XA Spartan-3E器件在-4速度可用
只有等级。
的PCI- 66中不支持了XA Spartan -3E FPGA
的产品线。
回读特征是不支持在对应XA
•
•
•
•
•
•
的Spartan- 3E FPGA系列产品。
XA Spartan-3E器件在仅1步用。
从30 MHz的JTAG配置频率降低到
25兆赫。
平台的Flash不是XA系列中支持。
XA Spartan-3E器件提供无铅
包装而已。
多重不支持XA版本的这
产品。
了XA Spartan - 3E器件之前，必须先重新加电
要重新配置。
•
•
•
•
表1：
了XA Spartan -3E FPGA的属性摘要
当量
逻辑
行列
细胞
2,160
5,508
10,476
19,512
33,192
22
34
46
60
76
16
26
34
46
58
CLB阵列
（一CLB =四片）
总
个CLB
240
612
1,164
2,168
3,688
总
切片
960
2,448
4,656
8,672
14,752
分布
RAM位
(1)
15K
38K
73K
136K
231K
块
内存
位
(1)
72K
216K
360K
504K
648K
最大
最大的差异
I / O对
用户I / O
108
172
190
304
376
40
68
77
124
156
设备
XA3S100E
XA3S250E
XA3S500E
XA3S1200E
XA3S1600E
系统
门
100K
250K
500K
1200K
1600K
专用
乘法器的DCM
4
12
20
28
36
2
4
4
8
8
注意事项：
1.
按照惯例， 1 kb是等效于1024位。
结构概述
该XA Spartan-3E系列的架构由五个乐趣
damental可编程功能要素：
•
可配置逻辑块（CLB ）
包含灵活
查找表（LUT ）实现逻辑加
用作触发器或锁存器的存储元件。个CLB
执行多种逻辑功能以及
存储数据。
输入/输出模块（IOB ）
控制数据流
在I / O引脚和的内部逻辑之间
装置。每个IOB支持双向数据流加
三态运行。支持多种信号
标准包括四个高性能差分
标准。双倍数据速率（ DDR ）寄存器
包括在内。
块RAM
提供数据存储的形式
18 - Kbit的双端口块。
乘法器模块
接受2个18位的二进制数为
输入和计算产品。
•
数字时钟管理器（ DCM）模块
提供
自校准，用于分配完全数字化的解决方案，
延迟，倍频，分频和相移时钟
信号。
•
这些元素组成，如图
环形
的IOB的包围个CLB的常规数组。每个设备具有
块RAM除了XA3S100E ，两列其中
有一列。每个RAM柱由若干
18 - Kbit的RAM块。每块RAM与一个关联
专用的乘法器。在DCM中被定位在所述中心
具有两个在顶部和两个在该装置的底部。该
XA3S100E只有一个DCM中的顶部和底部，而
在XA3S1200E和XA3S1600E添加两个DCM在中间
DLE的左，右两侧。
该XA Spartan-3E系列拥有丰富的痕迹网
互连5个功能元件，传输
其中的信号。每个功能元件具有一个阿索
ciated开关矩阵，其允许多个连接到
路由选择。
•
•
DS635 （ V2.0 ） 2009年9月9日
产品speci fi cation
2
XILINX [ XILINX, INC ]
