0
R
XC2C64的CoolRunner -II CPLD
0
0
DS092 （ V1.2 ） 2002年5月13日
先期产品技术说明
特点
•
优化1.8V系统
- 仅需4.0 ns的引脚对引脚的逻辑延迟
- 低至15
µA
静态电流
- 64宏单元多达1600逻辑门
- 快速输入寄存器
- 个别输出摆率控制
- LVCMOS 3.3V至1.8V
- 1.5V的I / O兼容
- 3.3V LVTTL
提供多种封装选项
- 44引脚PLCC 33个用户I / O
- 44引脚VQFP 33个用户I / O
- 56焊球BGA CP与45个用户I / O
- 100引脚VQFP有64个用户I / O
先进的系统功能
- 最快的在系统编程
·
1.8V ISP使用IEEE 1532 （ JTAG ）接口
- IEEE1149.1 JTAG边界扫描测试
- 可选施密特触发输入（每针）
- 快速零功率™ （ FZP ） 100 ％ CMOS产品
长期代
- 灵活的时钟模式
·
可选双边沿触发寄存器
- 与宏蜂窝控制全局信号选项
·
每相选择多个全局时钟
MACROCELL
·
多个全局输出使
·
环球置位/复位
- 有效控制项时钟，输出使能和
设置/复位每个宏单元和共享跨越
功能块
- 先进的设计安全性
- 漏极开路的线或与LED输出选项
DRIVE
- 对未使用的I / O的可选配置的理由
- 混合I / O电压有1.5V ， 1.8V兼容，
2.5V和3.3V的逻辑电平
- 解放军架构
·
高级引出线保留
·
跨功能产品100％长期可路由
块
- 热插拔
描述
了CoolRunner -II 64个宏单元的器件是专为
高性能和低功耗的应用。因之
积蓄力量，以高端通信设备和
高速向电池供电的设备。由于低
功率的待机和动态操作中，整个系统的可靠性
能力得到提高
该装置由四个功能块间CON-
通过低功耗先进的互连矩阵（ AIM ）连接的。
AIM的饲料40真实和补充输入到每个
功能块。功能块由一个40 56的
其中含有大量的P-长期PLA和16个宏单元
配置位，可以为组合或注册
的操作模式。
此外，这些寄存器可以在全球范围内复位或预置
并配置为D或T触发器或用作D锁存器。那里
还有多个时钟信号，全球和本地产品
长期的类型，在每个宏单元进行配置。输出引脚
配置包括压摆率限制，总线保持，引体向上，
漏极开路输出和可编程的理由。施密特触发器
输入可基于每个输入引脚上。除了stor-
荷兰国际集团宏单元的输出状态，宏蜂窝寄存器可
配置为"fast input"寄存器直接存储的信号
从输入引脚。
时钟可在全球或功能块的基础。
三个全局时钟可用于所有的功能块
一个同步时钟源。宏单元寄存器可
单独配置多达电源零个或一个国家。
全局置位/复位控制线也可用于asynchro-
nously设置或运行期间重新选择的寄存器。
额外的本地时钟，同步时钟使能， asyncho-
知性置位/复位和输出使能信号，可形成
通过对产品条款每个宏单元或每个功能
块为单位。
一个双边沿触发器的功能也可以在每个巨
rocell基础。此功能允许高性能同步的
基于较低的时钟频率运行常识，以帮助
降低装置的总功率消耗。
了CoolRunner -II 64宏单元CPLD的I / O兼容
与标准的LVTTL和LVCMOS18 ， LVCMOS25和
LVCMOS33 （见
表1）。
该器件还1.5V的I / O的COM
兼容与使用施密特触发器输入。
•
•
请参阅的CoolRunner ™-II系列数据表architec-
TURE描述。
©2002 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS092 （ V1.2 ） 2002年5月13日
先期产品技术说明
1-800-255-7778
1
XILINX [ XILINX, INC ]
