R
QPro的Virtex 2.5V QML高可靠性的FPGA
IOB输出开关特性
输出延迟终止在垫被指定为LVTTL 12 mA驱动和快速压摆率。对于其他标准，调整
在所示的值的延迟
速度等级
-4
符号
传播延迟
描述
民
最大
单位
T
IOOP
T
IOOLP
三态延迟
O输入垫
通过透明锁存器O输入垫
科技投入垫高阻
(1)
科技投入到焊盘上的有效数据
通过透明锁存科技投入垫高阻
(1)
科技投入要通过透明锁存器上垫有效数据
GTS垫高阻
(1)
-
-
3.5
4.0
ns
ns
T
IOTHZ
T
IOTON
T
IOTLPHZ
T
IOTLPON
T
GTS
时序延迟
-
-
-
-
-
2.4
3.7
3.0
4.2
6.3
ns
ns
ns
ns
ns
T
IOCKP
T
IOCKHZ
T
IOCKON
T
IOOCK
/T
IOCKO
T
IOOCECK
/T
IOCKOCE
T
IOSRCKO
/T
IOCKOSR
T
IOTCK
/T
IOCKT
T
IOTCECK
/T
IOCKTCE
T
IOSRCKT
/T
IOCKTSR
置位/复位延迟
时钟CLK垫
时钟CLK垫高阻抗（同步）
(1)
时钟CLK到有效数据对盘（同步）
-
-
-
3.5
2.9
4.1
ns
ns
ns
设置和之前的时钟CLK后/保持时间
建立时间/保持时间
(2)
O输入
OCE输入
SR输入（OFF）的
三态设置时间，科技投入
三态建立时间，输入TCE
三态设置时间， SR输入（ TFF ）
1.3 / 0
1.0 / 0
1.4 / 0
0.9 / 0
1.1 / 0
1.3 / 0
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
T
IOSRP
T
IOSRHZ
T
IOSRON
SR输入到焊盘（异步）
SR输入板的高阻抗（异步）
(1)
SR输入到有效数据上衬垫（异步）
4.6
3.9
5.1
-
-
-
ns
ns
ns
注意事项：
1.高阻抗关断延迟不应该被调整。
2.一个“0 ”时间在列表中表示没有时间或负的时间。负值不能保证“最好的情况” ，但
如果一个“0”被列出，没有积极的保持时间。
DS002 （ V1.5 ） 2001年12月5日
初步产品规格
1-800-255-7778
7
XILINX [ XILINX, INC ]
