R
的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
引脚图
PROM的控制
连接斯巴达设备与PROM ：
•
PROM的数据输出驱动器为D
IN
输入
领先斯巴达设备。
主斯巴达设备CCLK输出驱动
在PROM的CLK输入。
PROM的复位/ OE输入端连接到所述
斯巴达设备和一个上拉电阻器的INIT引脚。
这种连接可以确保PROM的地址
计数器的任何开始之前重置
（重新） CON连接的配置中，即使侦察组fi guration是
用V发起
CC
毛刺。
PROM的CE输入端连接到所述DONE
销斯巴达设备和一个上拉电阻器。 CE可以
也可以永久地绑低，但这种保存数据
输出活跃，导致了不必要的电源
电流10 mA（最大值）的。
数据（ D0 ）
CLK
OE /复位
CE
1
2
3
4
8
VCC
PD8/
7
VO8
顶视图
6
5
•
VCC
NC
GND
•
DS078_04_111502
•
DATA(D0)
NC
CLK
NC
NC
NC
NC
OE /复位
NC
CE
1
2
3
4
5
6
7
8
9
10
20
19
18
17
SO20
16
顶视图
15
14
13
12
11
VCC
NC
VCC
NC
NC
NC
NC
NC
NC
GND
DS078_05_111502
FPGA主串行模式总结
可配置逻辑块的I / O和逻辑功能
（ CLB）和其相关的互连建立
通过配置程序。该程序被加载或者
在上电时自动，或命令，视
在斯巴达设备模式引脚的状态。在主
串行模式下，斯巴达设备会自动加载
从外部存储器的配置方案。该
XC17S00A PROM的设计与兼容性
主串行模式。
上电后或重新配置，斯巴达设备
进入主串行模式时，模式引脚设置
以主串行模式。数据从PROM中读取
顺序地在单个数据线。同步是亲
通过临时信号的CCLK的上升沿vided ，
其配置过程中产生。
主串行模式提供了一个简单的接口配置
面（图
1).
只有一条串行数据线，两条控制线，并
时钟线都需要配置斯巴达设备。
从PROM中的数据被顺序地读出，通过访问
这是加在内部地址和位计数器
CCLK的每个有效上升沿。
如果用户可编程的，双函数D
IN
引脚上的
简陋的设备仅用于配置，它仍必须
在正常操作期间限定的水平保持。该
的Spartan- II /的Spartan - IIE系列利用了这种护理
自动，内置一个片内上拉/下拉电阻或
保持电路。
NC
CLK
NC
GND
DATA(D0)
NC
VCC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
44
43
42
41
40
39
38
37
36
35
34
VCC
NC
NC
VQ44
顶视图
33
32
31
30
29
28
27
26
25
24
23
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
OE /复位
NC
CE
NC
NC
GND
NC
NC
NC
NC
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
12
13
14
15
16
17
18
19
20
21
22
DS073_06_101002
1-800-255-7778
3
XILINX [ XILINX, INC ]
