的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
R
引脚说明
未列出的引脚"no connects."
表1：
XC17S00A PROM引脚分配
8-pin
PDIP （ PD8 ）
和
VOIC / TSOP
(VO8)
1
引脚名称
数据
20-pin
SOIC
(SO20)
1
44-pin
VQFP
(VQ44)
40
引脚说明
数据输出，当CE或OE无效高阻状态。
在编程过程中， DATA引脚为I / O。需要注意的是OE可
可编程为高有效或低有效。
在CLK输入的每个上升沿递增内部
地址计数器，如果两个CE和OE是活动的。
当高，这种输入保存地址计数器复位和看跌期权
的数据输出中的高阻抗状态。这种极性
输入引脚可编程为任RESET / OE或OE / RESET 。对
避免混淆，本文介绍了引脚RESET / OE ，
虽然极性相反，可以在所有设备上。当
RESET为活动状态时，地址计数器被保持在零，并且
数据输出处于高阻抗状态。这个输入信号的极性
是可编程的。默认设置为高电平有效复位，但
最好的选择是低电平有效复位，因为它可以
连接到FPGA的INIT引脚和一个上拉电阻。
该引脚的极性被控制在编程接口。
该输入引脚使用Xilinx HW- 130容易倒
编程软件。第三方程序员有不同的
方法反转该引脚。
CLK
RESET / OE
（ OE / RESET ）
2
3
3
8
43
13
CE
4
10
15
高电平时，此引脚复位内部地址计数器，放
数据输出处于高阻抗状态，并迫使器件进入
低I
CC
待机模式。
GND是接地连接。
在V
CC
引脚被连接到正电源电压。
GND
V
CC
5
7, 8
11
18, 20
18, 41
38, 35
2
1-800-255-7778
先期产品技术说明
XILINX [ XILINX, INC ]
