欢迎访问ic37.com |
会员登录 免费注册
发布采购

XCV200E-6FGG456I 参数 Datasheet PDF下载

XCV200E-6FGG456I图片预览
型号: XCV200E-6FGG456I
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 1176 CLBs, 63504 Gates, 357MHz, 5292-Cell, CMOS, PBGA456, FBGA-456]
分类和应用: 时钟可编程逻辑
文件页数/大小: 99 页 / 927 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XCV200E-6FGG456I的Datasheet PDF文件第87页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第88页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第89页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第90页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第92页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第93页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第94页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第95页  
R
Spartan-II FPGA Family: Pinout Tables  
XC2S150 Device Pinouts (Continued)  
XC2S150 Device Pinouts (Continued)  
XC2S150 Pad Name  
XC2S150 Pad Name  
Bndry  
Scan  
Bndry  
Scan  
Function  
I/O  
Bank  
PQ208  
P174  
-
FG256  
B10  
FG456  
C14  
Function  
VCCINT  
Bank  
PQ208  
P196  
FG256  
VCCINT  
VCCO  
Bank 0* Bank 0*  
FG456  
VCCINT  
VCCO  
1
1
1
1
-
72  
75  
81  
84  
-
-
*
*
-
-
I/O  
-
B14  
VCCO  
0
P197  
I/O  
P175  
P176  
P177  
-
D10  
A10  
D13  
GND  
I/O  
-
P198  
GND*  
A5  
C6  
-
GND*  
B7  
-
I/O  
C13  
0
0
0
0
0
0
0
0
0
0
P199  
161  
164  
167  
170  
173  
176  
179  
182  
185  
-
GND  
VCCO  
GND*  
GND*  
I/O, VREF  
I/O  
P200  
E8  
1
VCCO  
Bank 1* Bank 1*  
VCCO  
-
-
D8  
I/O, VREF  
I/O  
1
1
1
1
1
1
1
-
P178  
P179  
-
B9  
E10  
A9  
B13  
E12  
87  
90  
93  
96  
99  
102  
108  
-
I/O  
P201  
B5  
D6  
-
C7  
I/O  
-
D7  
I/O  
B12  
I/O  
-
B6  
I/O  
P180  
-
D9  
D12  
C12  
D11  
A11  
I/O  
-
-
A5  
I/O  
-
I/O  
P202  
P203  
-
A4  
B4  
VCCO  
D6  
I/O  
P181  
P182  
P183  
P184  
A8  
I/O, VREF  
VCCO  
C6  
I, GCK2  
GND  
VCCO  
C9  
VCCO  
Bank 0* Bank 0*  
GND*  
VCCO  
Bank 1* Bank 1*  
VCCO VCCO  
Bank 0* Bank 0*  
GND*  
VCCO  
GND  
I/O  
-
-
GND*  
E6  
D5  
-
GND*  
B5  
-
1
-
0
0
0
0
0
-
P204  
188  
191  
194  
197  
200  
-
VCCO  
0
P184  
-
I/O  
-
E7  
I/O  
-
A4  
I, GCK3  
VCCINT  
I/O  
0
-
P185  
P186  
-
B8  
VCCINT  
-
C11  
VCCINT  
E11  
109  
-
I/O  
-
-
E6  
*
*
I/O  
P205  
A3  
GND*  
C5  
-
B4  
0
0
0
0
0
0
116  
119  
122  
125  
128  
-
GND  
I/O  
-
GND*  
A3  
I/O  
P187  
-
A7  
A10  
0
0
0
0
-
-
203  
206  
209  
212  
-
I/O  
D8  
B10  
I/O  
-
B3  
I/O  
P188  
P189  
-
A6  
C10  
I/O  
-
-
D5  
I/O, VREF  
VCCO  
B7  
A9  
I/O  
P206  
P207  
P208  
B3  
C4  
VCCO  
C5  
VCCO  
Bank 0* Bank 0*  
VCCO  
TCK  
VCCO  
C4  
0
VCCO  
-
GND  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
-
P190  
P191  
P192  
-
GND*  
C8  
D7  
-
GND*  
B9  
-
Bank 0* Bank 0*  
VCCO VCCO  
Bank 7* Bank 7*  
0
0
0
0
0
0
0
0
131  
134  
140  
143  
146  
149  
155  
158  
VCCO  
7
P208  
-
E10  
D10  
A8  
04/18/01  
P193  
-
E7  
-
Notes:  
1. IRDY and TRDY can only be accessed when using Xilinx PCI  
cores.  
2. Pads labelled GND*, VCCINT*, VCCO Bank 0*, VCCO Bank 1*,  
VCCO Bank 2*, VCCO Bank 3*, VCCO Bank 4*, VCCO Bank 5*,  
VCCO Bank 6*, VCCO Bank 7* are internally bonded to  
independent ground or power planes within the package.  
D9  
-
-
B8  
P194  
P195  
C7  
B6  
E9  
A7  
3. See "VCCO Banks" for details on VCCO banking.  
DS001-4 (v2.8) June 13, 2008  
Product Specification  
www.xilinx.com  
Module 4 of 4  
91  
 复制成功!