R
Virtex-II Platform FPGAs: Pinout Information
Table 10: BG728 BGA — XC2V3000
Bank
0
Pin Description
IO_L52P_0
Pin Number
E10
D10
C10
B10
A10
G11
H11
F11
0
IO_L54N_0
0
IO_L54P_0
0
IO_L67N_0
0
IO_L67P_0
0
IO_L69N_0
0
IO_L69P_0/VREF_0
IO_L70N_0
0
0
IO_L70P_0
F12
0
IO_L72N_0
D11
C11
B11
A11
H12
J12
0
IO_L72P_0
0
IO_L73N_0
0
IO_L73P_0
0
IO_L75N_0
0
IO_L75P_0/VREF_0
IO_L76N_0
0
E12
D12
B12
A12
J13
0
IO_L76P_0
0
IO_L78N_0
0
IO_L78P_0
0
IO_L91N_0/VREF_0
IO_L91P_0
0
H13
G13
F13
0
IO_L92N_0
0
IO_L92P_0
0
IO_L93N_0
E13
D13
B13
A13
C13
C14
F14
0
IO_L93P_0
0
IO_L94N_0/VREF_0
IO_L94P_0
0
0
IO_L95N_0/GCLK7P
IO_L95P_0/GCLK6S
IO_L96N_0/GCLK5P
IO_L96P_0/GCLK4S
0
0
0
E14
1
1
1
1
IO_L96N_1/GCLK3P
IO_L96P_1/GCLK2S
IO_L95N_1/GCLK1P
IO_L95P_1/GCLK0S
G14
H14
A15
B15
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
73
XILINX [ XILINX, INC ]
