WM5628L, WM5628
Timing Diagrams
1
2
3
4
5
6
7
8
9
10
11
12
CLK
Da ta
A2
A1
A0
RNG
D7
D6
D5
D4
D3
D2
D1
D0
Lo a d
LDAC
Figure 1. Load controlled update (LDAC = 0)
1
2
3
4
5
6
7
8
9
10
11
12
CLK
Da ta
A2
A1
A0
RNG
D7
D6
D5
D4
D3
D2
D1
D0
Lo a d
LDAC
Figure 2. LDAC controlled update
1
2
3
4
5
6
7
8
9
10
11
12
CLK
Da ta
A2
A1
A0
RNG
D7
D6
D5
D4
D3
D2
D1
D0
Lo a d
LDAC
Figure 3. Load controlled update (LDAC = 0) using 8-bit serial word.
1
2
3
4
5
6
7
8
9
10
11
12
CLK
Da ta
RNG
D7
D6
D5
D4
D3
D2
D1
D0
A2
A1
A0
Lo a d
LDAC
Figure 4. LDAC controlled update using 8-bit serial word.
10
Wolfson Microelectronics