VIS
引脚编号符号
BER
55
CLK
类型描述
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
表1示出的细节，针数，符号，类型和描述。
VG4632321A表1.引脚说明
输入
时钟：
CLK是系统时钟驱动。所有SGRAM输入信号进行采样的
CLK的上升沿。 CLK也递增内部突发计数器和
控制输出寄存器。
输入
时钟使能：
CKE激活（ HIGH）和停用（ LOW ） CLK信号。如果CKE
去与时钟同步较低（的建立和保持时间同其他投入） ，在
内部时钟从下一个时钟周期和输出的状态，暂停和
只要所述CKE保持低电平脉冲串地址被冻结。当两个银行在
空闲状态，停用时钟控制进入掉电和自
刷新模式。 CKE是同步的，除了芯片进入掉电后
和自刷新模式，其中CKE ，直到退出后变成异步
同样的模式。在掉电输入缓冲器，包括CLK ，被禁用
和自刷新模式提供低待机功耗。
输入
银行选择：
BS定义了该银行的BankActivate ，读，写，或世行
预充电命令被应用。 BS还用来编程的第10位
模式和特殊模式寄存器。
输入
地址输入：
A0 - A10是在BankActivate指令周期内采样（行
地址A0 - A10）和读/写命令（列地址A0 -A7与A8
定义自动预充电），选择一个位置了512K的可用
各银行。在一个预充电命令，A8被采样以确定两个
银行将被预充电（ A8 =高） 。地址输入还提供了
一个模式寄存器设置或特殊模式寄存器设置命令在操作码。
输入
片选：
CS使（采样为低电平）和禁用（采样为高电平）的
命令解码器。当CS被采样到高的所有命令被屏蔽。 CS
提供了在与多家银行系统外的银行选择。这是
的命令代码组成部分。
输入
行地址选通：
RAS信号限定在所述操作指令
与CAS和WE信号相结合，并锁定在正边缘
CLK 。当RAS和CS被认定， “低”和CAS被认定为“高” ，无论是
在BankActivate命令或预充电命令被选中的WE
信号。当WE被置为“高”的BankActivate命令被选中
和由BS指定的银行接通时为有效状态。当WE为
置"LOW" ，所述预充电命令被选择和存储体指定由
BS被预充电操作之后，切换到空闲状态。
输入
列地址选通：
CAS信号限定在所述操作指令
与RAS和WE信号相结合，并且它被锁在的正边缘
CLK 。当RAS保持“高”和CS被置为“低”时，列存取是
由中科院主张“低”开始。然后，读或写命令被选中
我们主张“低”或“高” 。
输入
写使能：
WE信号限定与配合操作命令
在RAS和CAS信号，并且它被锁在CLK的上升沿。在WE
输入用于选择BankActivate或预充电命令和读取或写入
命令。
输入
定义特殊功能：
该DSF信号限定在所述操作指令
与RAS和CAS和WE信号相结合，并且它被锁在正
CLK的边缘。该DSF输入用于选择屏蔽写禁止/使能
命令和块写命令，并特别模式寄存器设置循环。
54
CKE
29
BS
30-34,
45,47-51
A0-A10
28
CS
27
RAS
26
CAS
25
WE
53
DSF
文件：
Rev.1
第3页
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
