VIS
T0
T1
T2
CLK
银行
柱A
地址
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
T4
T5
T6
T7
T8
T3
BANK （S ）
吨RP
银行
ROW
命令
读了
NOP
NOP
NOP
预充电
NOP
NOP
激活
NOP
CAS Iatency = 1
t
CK1
， DQ的
DOUT一
0
DOUT一
1
DOUT一
2
DOUT一
3
CAS Iatency = 2
t
CK2
， DQ的
CAS Iatency = 3
t
CK3
， DQ的
DOUT一
0
DOUT一
1
DOUT一
2
DOUT一
3
DOUT一
0
DOUT一
1
DOUT一
2
DOUT一
3
读预充电（ CAS延时= 1 ， 2 ， 3 ）
6
阅读和AutoPrecharge命令
（ RAS = “H” ， CAS = “ L” ， WE = “ H” ， DSF = “ L” ， BS =银行， A8 = “ H” ， A0 - A7 =列地址，
A9 ， A10 =不
CARE
)
读取和AutoPrecharge命令会自动读取后进行预充电操作
操作。一旦该命令被给出，任何随后的命令可以在一个时间延迟不会发生
{t
RP
（分钟） +突发长度} 。在全页突发，只能读取这个命令并自动执行操作
预充电功能被忽略。
写命令
（ RAS = “H” ， CAS = “ L” ， WE = “ L” ， DSF = “ L” ， BS =银行， A8 = “ L” ， A0 - A7 =列地址，
A9 ， A10 =不
CARE
)
写命令用于从一个活动行写上一阵连续的时钟周期数据
有效的银行。银行必须至少激活吨
RCD
写命令前（分钟）发出。在写
连发，第一个有效数据的元素将被注册暗合了写命令。随后的数据
元素将在每个连续的正时钟沿（参照下图）中注册。 DQS的
保持高阻抗在脉冲串结束时，除非有其他命令发起。突发长度和
脉冲串序列是由模式寄存器，它已被编程来确定。一个全页突发将会CON组
tinue直至终止（在页面的结尾就会换到第0列，并继续） 。
T0
T1
T2
T3
T4
T5
T6
T7
T8
7
CLK
命令
NOP
写一个
NOP
NOP
NOP
NOP
NOP
NOP
NOP
DQ0 - DQ3
DIN一个
0
DIN一个
1
DIN一个
2
DIN一个
3
不在乎
所述第一数据元和所述写
被登记在同一个时钟边缘。
额外的数据被屏蔽。
突发写操作（突发长度= 4 ， CAS延时= 1 ， 2 ， 3 ）
执行通过一个BankAcitvate &蒙面打开了某个行任何写写使能命令是
蒙面写（写每比特） 。数据是在所选择的列的位置受到写入到32个单元（位）的
存储在掩码寄存器中的数据。整体掩模组成的DQM输入，掩模上的每个字节
的基础上，并且屏蔽寄存器，对每个位基础上的面具。这示于下面的框图。
文件：
Rev.1
第9页
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
