VIS
引脚功能
符号
CLK
CKE
输入
输入
输入
VG36128401BT / VG36128801BT / VG36128161BT
CMOS同步动态RAM
功能
Maste时钟：其它输入信号referenecd到CLK上升沿。
时钟使能： CKE高激活，并且CKE低停用内部时钟信号，
装置的输入缓冲器和输出驱动器。停用时钟提供了预充电
掉电和自刷新操作（所有银行闲置） ，或ACTIVE POWER的
DOWN （行积极参与任何银行） 。
芯片选择： / CS启用（注册LOW ）和禁用（注册HIGH ）的COM
命令解码器。当/ CS为高电平注册的所有命令被屏蔽。 / CS提供
就与多家银行系统外的银行选择。 / CS被认为是部分
的命令代码。
输入命令： / RAS ， / CAS和/ WE （连同/ CS ）定义的命令是
输入。
地址输入：提供行地址为ACTIVE命令，并且列
地址和自动预充电位读/写命令，选择一个某些地区可能
化在各个银行的存储器阵列的。
行地址由A0 -A11指定。
列地址由A0 -A9 ，A11 （X4） / A0 -A9 （ X 8 ）指定/ A0 -A8 （ X16 ）
银行地址输入： BA0和BA1确定哪个银行的积极，读，写或
预充电命令被应用。
嚣面膜/输出禁止：当DQM是高突发写入，DIN当前周期
蒙面。当DQM是很高的突发读取， Dout为禁用的，但在下一个周期。
数据输入/输出：数据总线。
/ CS
输入
/ RAS ， / CAS ，
/ WE
A0 - A13
输入
输入
BA0,BA1
DQM ， UDQM ，
LDQM
DQ0 - DQ15
V
DD,
V
SS
V
DDQ ，
V
SSQ
输入
输入
I / O
供应电源的存储器阵列和外围电路。
供应电源被提供给仅输出缓冲器。
文档： 1G5-0183
Rev.1
第4页
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
