Preliminary
VG3664321(4)1(2)BT
CMOS Synchronous Dynamic RAM
VIS
Pin Configuration
VDD
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
1
2
3
4
5
6
7
8
V
DQ15
SS
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
DQ10
DQ9
V
DQ8
9
SSQ
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
DQ5
DQ6
VSSQ
DDQ
DQ7
NC
NC
VDD
V
SS
DQM1
NC (VREF)
NC
CLK
CKE
A9
A8
A7
A6
A5
DQM0
WE
CAS
RAS
CS
NC
A11/BA
NC
A10/AP
A0
A1
A2
A4
A3
DQM3
DQM2
VDD
V
SS
NC
DQ31
NC
DQ16
VSSQ
DQ17
DQ18
VDDQ
DQ19
DQ20
VSSQ
V
DDQ
DQ30
DQ29
V
SSQ
DQ28
DQ27
V
DDQ
39
40
41
42
DQ26
DQ25
DQ21
DQ22
VDDQ
V
SSQ
DQ23
VDD
DQ24
V
43
SS
Pin Description
VG36643211 (2)
Pin Name
A0 - A11
Function
Pin Name
Function
Address inputs
- Row address
DQM0 ~ 3 DQ Mask enable
A0 - A10
- Column address A0 - A8
A11 : Bank select
DQ0 ~ DQ31
RAS
Data - in/data - out
Row address strobe
Column address strobe
Write enable
CLK
CKE
CS
Clock input
Clock enable
CAS
Chip select
WE
VDDQ
Supply voltage for DQ
VSS
VDD
Ground
VSSQ
Ground for DQ
Power ( + 3.3V)
(VREF
)
Reference Voltage, SSTL - 3 only
Document : 1G5-0099
Rev.1
Page2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
