Vitesse公司
半导体公司
reliminary数据表
SC8164
2.488 Gb /秒为2.7Gbit /秒
1点16的SONET / SDH多路分离器
高速接口
传入2.488Gb / s的数据（高达2.7GB / s的用于FEC的应用程序），并输入时钟由高接收
高速输入DI和HSCLKI 。数据和时钟输入内部有一个中心抽头的电阻
网络。对于差分输入DC耦合时，网络端接到相应的终止电压
V
TERM
（插针HSDREF ， HSCLKREF ）提供50
Ω
to
V
TERM
终止双方真实和补充投入。
对于差分输入AC耦合时，网络端接到
V
TERM
通过隔直电容。
在大多数情况下，这些投入将有高密度的过渡和小DC偏移。然而，在例
其中，这不成立，直接直流连接是可能的。所有串行数据和时钟输入具有相同的电路
拓扑结构中，如示于图4的基准电压由电阻分压器产生，如图所示。如果输入信
纳尔差分驱动和直流耦合到所述部分的中点的输入信号摆幅的应该是岑
羊羔关于这个参考电压和不超过最大允许的幅度（
∆
V
CMI
,
∆
V
IHSDC
).
为
单端，直流耦合操作，建议用户提供一个外部参考电压
其具有更好的温度和电源噪声抑制比片上电阻分压器。外部
参考应该具有等同于DC耦合信号的共模的开关点的标称值，
和可连接到所述差分栅的任一侧上。
图4 ：高速串行时钟和数据输入
芯片边界
V
CC
= 3.3V
Z
O
C
IN
50
Ω
C
AC
V
TERM
C
IN
Z
O
50
Ω
V
EE
= 0V
C
IN
TYP = 100 nF的
C
AC
TYP = 100 nF的
耗材
该设备被指定为一个正3.3V电源一个LVPECL设备。如果用户的愿望，
带有负3.3V电源使用该设备在ECL的环境，那么VCC将是地面和VEE会 -
3.3V.
G52239-0 ，版本3.3
5/17/00
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
第3页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
