Vitesse公司
半导体公司
初步数据表
VSC8150
2.488Gb / s的SONET / SDH的
头顶显示器
图3 ：建议VSC8150系统的实现
VSC8150
B1ERR
RXFPOUT
FPGA
4位计数器
RESET
Q[2:0]
OAM&P
B1计数
帧计数
RESET
5位计数器
Q4
B1有效
SOHCLK
WA [4 ：0]的
RA [4：0 ]
SOHOUT [7 ：0]的
RXSEF
RxLOF
RXFRERR
D[7:0]
Q[7:0]
OH数据
27x8寄存器文件
LOS
系统时钟
高速接口
上接收RXSIN串行数据+/-输入重新定时上RXSCLKIN的下降沿+/-时钟和
出现在串行环回输出RXSLBOUT +/- （参见图11） 。此接口将所有频传递数据
quencies从直流到2.5GHz ，并且不一定必须重新定时的SONET / SDH的数据。
输入RXSIN +/-和RXSCLKIN +/-没有内部终端电阻，但内部偏置电阻
器提供适用于交流耦合（参见图4 ）一个偏置电压。
在大多数情况下，这些投入将有高密度的过渡和小DC偏移。然而，在例
其中，这不成立，直接直流连接是可能的。所有串行数据和时钟输入具有相同的税务局局长
扣器的拓扑结构，如图音响gure 4.参考电压由电阻分压器产生，如图所示。如果输入
信号差分驱动和直流耦合到所述部分的中点的输入信号摆幅的应该是岑
羊羔关于这个参考电压和不超过允许的最大振幅。对于单端，直流
耦合操作，建议用户提供一个外部参考电压，它具有更好的
温度和电源噪声抑制比的片电阻分压器。外部参考应
有等同于DC耦合信号的共模的开关点的标称值，并可连
，连接到该差动门的任一侧。
G52186-0 ，版本3.0
10/12/98
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
第5页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
