Vitesse公司
半导体公司
2.488GHz的SONET / SDH
时钟发生器
数据表
VSC8121
参考时钟输入
在REFCLK输入引脚上的输入级由ESD保护,接着一个电流限制电路
这之前负责提供信号给相位频率检测器的驱动。由于如下图
在图4中,驱动器具有高阻抗, FET的栅极输入。附加电阻贡献的电流
租限制电路相对可以忽略不计。
图4 :参考时钟输入图
VCC
REFCLK
当前
限制
VTT
VEE
应注意在选择参考时钟的。的参考时钟是内部时间抖动
PLL的环路带宽将出现在2.5GHz的输出。电信优质的水晶振荡器厂商
如康纳,温菲尔德或威克是合适的。
表1 :参考时钟选择
REFSEL[1]
0
1
不在乎
REFSEL[0]
0
0
1
选择的参考
频率
51.84MHz
77.76MHz
155.52MHz
典型
环路带宽
2500KHz
3000KHz
5500KHz
模具使用
Vitesse的任选提供该设备在无包装,模具只为多芯片模块和相关的格式
应用程序。欲了解更多informtion ,请联系Vitesse公司。
第4页
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥, CA 93012
联系电话: ( 800 ) VITESSE •传真: ( 805 ) 987-5896 •电子邮件: prodinfo@vitesse.com
互联网: www.vitesse.com
G52163-0 ,版本4.2
04/16/01