Vitesse公司
半导体公司
数据表
VSC8114
ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器
集成时钟发生器和时钟恢复
设备环回
该设备回送功能由EQULOOP信号控制。当EQULOOP信号
设置为高，设备激活环回模式，并从paral-产生的高速传输数据
LEL为低速数据的串行变换（ TXIN [7：0 ] ）被选择并转换回在该并行数据
接收器部分，并提交给低速并行输出（ RXOUT [7： 0]）。参见图4，内部
生成622MHz的时钟被用于产生低速接收时钟输出（ RXLSCKOUT ） 。在设备
环回模式发送数据（ TXIN [ 7 ： 0 ] ）被序列化并提供给高速输出
（ TXDATAOUT ）使用由芯片上的时钟乘法器单元产生的时钟。
CRU设备环回
完全一样的设备回送，其中，所述发送数据被回送的点移动的所有
回来的路上，以高速I / O 。当CRUEQLP信号被设置为高，传输数据被回送到
CRU ，更换RXDATAIN ±
图4 ：设备回送数据路径
ð Q
D
Q
rxdatain
EQULOOP
0
1
1:8
串行
并行
RXOUT [7 ：0]的
÷
8
Q
D
8:1
平行
串行
Q
D
RXLSCKOUT
TXIN [7 ：0]的
TXLSCKIN
÷
8
TXLSCKOUT
txdataout
PLL
拆分环回
设备和设施的环回模式中可以同时被激活。在这种情况下，高速串行数据
接收（ RXDATAIN ）是通过向所述的高速串行输出（ TXDATAOUT ） mux'd 。低速传输
麻省理工学院的字节宽总线（ TXIN [7： 0]）和（ TXLSCKIN ）被mux'd入低速字节宽的接收输出总线
（ RXOUT [7： 0]）和（ RXLSCKOUT ） 。见图5 。
图5 ：分割回送数据通路
rxdatain
回收
时钟
CRU
D
Q
1:8
串行
并行
D
Q
RXOUT [7 ：0]的
0
1
Q
D
8:1
平行
串行
Q
D
RXLSCKOUT
TXIN [[ 7：0]
RxCLKIN
DSBLCRU
txdataout
TXLSCKIN
G52185-0 ，版本4.0
11/1/99
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
第5页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
