Vitesse公司
半导体公司
2.5Gb / s的16位
复用器/解复用器芯片组
数据表
VSC8061/VSC8062
耦合输入
图7 ：交流耦合， DCLK ， DCLKN输入
芯片边界
V
CC
= GND
Z
O
C
IN
DCLK
-1.32V
-1.32V
R
T
= Z
O
R
| |
= 1kΩ
V
TT
C
SE
V
TT
C
IN
（典型值） = 0.1μF
C
SE
（典型值） = 0.1μF单端应用程序
（电容值选择DCLK =为155Mb /秒）。
DCLKN
V
TT
= -2V
DCLK ， DCLKN输入
内部偏置将使约为-1.32V基准电压双方的真实和完井
换货的投入。该输入可以被直流耦合或交流耦合;它也可以被驱动单端或differen-
tially 。图7示出了用于单端，交流耦合操作的配置。在直接的情况下
耦合与单端输入，则建议一种稳定V
REF
为ECL电平被用于完井
甘南输入。
高速时钟和串行数据输入
它建议所有高速时钟和串行数据输入端（CLK / CLKN为VSC8061 ; DI / DIN
和CLK / CLKN为VSC8062 ）进行交流耦合。图8示出了用于单端AC-配置
连接操作。
在大多数情况下，这些输入端将具有高转变密度和小的直流偏移。然而，在例
其中，这不成立，直接直流连接是可能的。以下是协助在本申请中。
所有串行数据和时钟输入具有相同的电路结构，如示于图8的基准电压
由电阻分压器产生，如图所示。如果输入信号是差分驱动和直流耦合到所述部分，
中点的输入信号摆幅的应居中了解这个参考电压和不超过MAX-
imum允许的幅度。对于单端，直流耦合操作，建议用户提供一个
外部参考电压，它具有更好的温度和电源噪声抑制比片上电阻
器分压器。外部基准应具有一个标称值如表中所示，并且可以连接到
两边的差动栅极。
第8页
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
G52069-0 ，版本4.3
05/11/01
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
