EL
V
O
性
C
TM
Vitesse公司
半导体公司
10位收发器光纤
通道和千兆以太网
数据表
VSC7123
功能说明
时钟合成器
该VSC7123时钟合成乘以设置在REFCLK引脚10到参考频率
达到0.98GHz和1.36GHz之间的波特率时钟。芯片上的锁相环（ PLL），使用一个单一的
外部0.1
µ
F的电容，以控制环路滤波器。
串行器
该VSC7123接收TTL输入数据作为在T （0 ：9）一个10位并行字符总线，它被锁存到
上REFCLK的上升沿输入寄存器。该数据序列并在TX PECL发送
在一个波特率是REFCLK的频率的10倍，与第一发射比特T0的差分输出。
用户数据应采用8B / 10B块码或等效进行编码。
传输字符界面
经编码的字节是10位且被称为一个传输字符。在10位接口
VSC7123对应于传输的字符。该映射示于图1 。
图1： 8B / 10B字符的传输顺序和制图
并行数据位
8B / 10B位的位置
逗号字符
T9
j
X
T8
h
X
T7
g
X
T6
f
1
T5
i
1
T4
e
1
T3
d
1
T2
c
1
T1
b
0
T0
a
0
最后一个数据位传送
第一个数据位传送
时钟恢复
该VSC7123接收差分高速串行输入上的RX + / RX-管脚，提取时钟和
重新定时的数据。均衡器被包括在所述接收器以打开数据眼和补偿符号间
干扰可能存在于接收的数据。串行比特流进行编码，以提供直流
平衡和有限的行程长度由8B / 10B编码方案。该时钟恢复单元是完全
单片式，无需外部元件。对于正确的操作，波特率的数据流是
回收应在200 ppm的10倍的REFCLK频率。例如，千兆位以太网
系统将使用125MHz的振荡器的+ 100ppm的精度造成VSC7123的200 ppm的
对。
解串器
将回收的串行比特流被转换成一个10位的并行输出字符。该VSC7123提供
互补的TTL恢复时钟， RCLK和RCLKN ，它们是1/20
th
的串口波特率。时钟
通过将走在高速恢复的时钟，这是产生锁相到该串行数据。该
第2页
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
G52212-0 ，版本4.3
03/25/01
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
