操作CD -700的理论
相位检测器
相位检测器具有两个缓冲的输入（ DATAIN和CLKIN ），其被设计在1.4伏切换。 DATAIN被设计成
接受一个NRZ数据流，但也可以用于具有一个占空比为50％的时钟信号。 CLKIN是连接到OUT1或
OUT2 ，或这些输出中的一个的分频版本。 CLKIN和DATAIN和由ESD二极管的保护，应不超过
超过几百毫伏的电源电压或地。
相位检测器基本上是一个锁存触发器/异或门/差分放大器的滤波器设计，以产生一个直流信号
正比于CLKIN和DATAIN信号之间的相位（参见图4为一框图，图5为一开环
转移曲线） 。这将简化PLL设计作为设计者不必过滤窄脉冲信号的DC电平。下
锁定条件CLKIN的上升沿将在DATAIN信号的中间为中心（见图6） 。
鉴相器增益为其它5伏特0.53V / RAD X数据密度
操作和3.3伏0.35V / RAD X数据密度操作
化。数据密度等于1.0的时钟信号，并
系统依赖于编码和设计的NRZ信号，
但0.25可以作为一个起点，数据密度。
相位检测器的输出是用于DATAIN频DC信号
quencies高于1 MHz ，但产生显著波动
当输入是小于200千赫。其他过滤
所需的低输入频率的应用中，如
8kHz的（参见图8和图9作为例子） 。
图4.简化的鉴相器框图
下闭环条件有源滤波器具有嵌段
荷兰国际集团电容器，它提供了非常高的直流增益，所以下
正常锁定状态和输入频率>1兆赫， PHO将大约VDD / 2的，不会与变化显著变化
输入频率（锁定范围内） 。控制电压（引脚16）会根据所输入的频率偏移量而变化，但PHO将
保持相对恒定。
恢复的时钟，数据校准
输出
在CD- 700被设计为从恢复嵌入的时钟
一个NRZ数据信号和与数据图案重新定时它。在这
应用程序时， VCXO的频率是完全一样的频率
作为NRZ数据速率和输出起飞脚9 （ RCLK ）
和引脚10 （ RDATA ） 。根据锁定的情况下，落下的边缘
RCLK集中在RDATA格局。还有，有一个1.5个时钟
DATAIN和RDATA之间周期的延时。图6示出了
在DATAIN ， CLKIN ， RDATA和RCLK之间的关系。
图5.开环相DETECTO转移曲线
为NRZ数据图6.时钟和数据时序关系
其他的RZ编码方案如曼彻斯特或AMI可以通过使用CD- 700以两倍于波特率被accomodated 。
第11 4
威克国际• 267洛厄尔路，哈得逊， NH 03051 •电话： 1-88 - VECTRON - 1 •http://www.vectron.com
启： 15Dec2009
VECTRON [ Vectron International, Inc ]
